Zynq-7000 PS端IIC接口使用筆記
本文轉(zhuǎn)載自：VagueCheung的博客
ZYNQ7000系列FPGA的PS自帶兩個(gè)IIC接口，接口PIN IO可擴(kuò)展為EMIO形式即將IO約束到PL端符合電平標(biāo)準(zhǔn)的IO（BANK12、BANK13、BANK34、BANK35）；
SDK中需要對(duì)IIC接口進(jìn)行初始化在黑金和米聯(lián)的例程里為了方便用戶使用，對(duì)IIC和外設(shè)設(shè)備分別創(chuàng)建了相應(yīng)的文件方便用戶開發(fā)。
特別注意每個(gè)外設(shè)設(shè)備都會(huì)有自己的slave address；而xilinx官方給出的IIC驅(qū)動(dòng)中給出的從設(shè)備的地址是7bit模式（IIC總線上的器件一般為8位地址位，去掉低位一位廣播位，最多可掛載127個(gè)設(shè)備），在IIC進(jìn)行寫操作時(shí)注意要將設(shè)備原有的salve address轉(zhuǎn)化成7bit模式；否則從設(shè)備將無法給予應(yīng)答。
例如tw9912
在SDK中IIC進(jìn)行寫操作時(shí)。從設(shè)備地址slave address就應(yīng)設(shè)置為0x44/0x45;
IIC總線數(shù)據(jù)傳輸速率（波特率）快速模式下可達(dá)到400kbit/s；
審核編輯 黃昊宇
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
IIC接口
+關(guān)注
關(guān)注
0文章
23瀏覽量
12017 -
Zynq-7000
+關(guān)注
關(guān)注
3文章
144瀏覽量
38010
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
XC7Z020-2CLG484I 雙核異構(gòu)架構(gòu) 全能型 SoC
Zynq-7000 系列的核心型號(hào)，創(chuàng)新性地將雙核 ARM Cortex-A9 處理器與 7 系列 FPGA 可編程邏輯深度集成，構(gòu)建起 “軟件可編程 + 硬件可定制” 的異構(gòu)計(jì)算架構(gòu)，為多領(lǐng)域智能設(shè)備提供了一體化
發(fā)表于 02-28 23:37
如何在Zynq UltraScale+ MPSoC平臺(tái)上通過JTAG啟動(dòng)嵌入式Linux鏡像
在之前文章中，我們介紹了如何使用 XSCT 工具通過 JTAG 在 Zynq SoC 上啟動(dòng)嵌入式 Linux 鏡像（從 JTAG 啟動(dòng) Zynq-7000 嵌入式 Linux：使用 XSCT 全
基于AXI DMA IP核的DDR數(shù)據(jù)存儲(chǔ)與PS端讀取
添加Zynq Processing System IP核，配置DDR控制器和時(shí)鐘。7000系列的Zynq可以參考正點(diǎn)原子DMA回環(huán)測(cè)試設(shè)置。
使用AXI4接口IP核進(jìn)行DDR讀寫測(cè)試
本章的實(shí)驗(yàn)任務(wù)是在 PL 端自定義一個(gè) AXI4 接口的 IP 核，通過 AXI_HP 接口對(duì) PS 端 DDR3 進(jìn)行讀寫測(cè)試，讀寫的內(nèi)存
雙Zynq MPSoC PS側(cè)PCIe高速DMA互連解決方案
在涉及Xilinx Zynq UltraScale+ MPSoC的項(xiàng)目中，實(shí)現(xiàn)設(shè)備間高速、低延遲的數(shù)據(jù)傳輸往往是核心需求之一。PCIe（尤其PS側(cè)）結(jié)合DMA（直接內(nèi)存訪問）正是滿足這類需求的理想技術(shù)方案。
ZYNQ PS與PL數(shù)據(jù)交互方式
ZYNQ SoC 的 PS (Processing System) 和 PL (Programmable Logic) 之間的數(shù)據(jù)交互是系統(tǒng)設(shè)計(jì)的核心。
Zynq7100 BSP移植，MSH終端不能正確顯示是為什么？
由于新版本的RT Thread的BSP不再提供Zynq7000的支持。所以同事從RT Thread(4.0.3)中的Zynq7000移植了一份Zynq 7100的BSP。但是MSH終端和串口輸出
發(fā)表于 09-19 06:26
fpga開發(fā)板 璞致ZYNQ 7000 系列之 PZ7035/PZ7045/PZ7100-FH 核心板與開發(fā)板用戶手冊(cè)
本文介紹了Xilinx Zynq-7000系列可擴(kuò)展處理平臺(tái)及其開發(fā)板應(yīng)用。Zynq-7000采用雙核ARM Cortex-A9處理器與28nm FPGA架構(gòu)，支持高性能嵌入式開發(fā)。開發(fā)板采用核心板
Zynq-7000 SoC與7系列設(shè)備內(nèi)存接口解決方案數(shù)據(jù)手冊(cè)
關(guān)于 AMD/Xilinx 7系列FPGA存儲(chǔ)器接口解決方案（UG586） 的用戶指南，其主要內(nèi)容和技術(shù)要點(diǎn)可概括如下：1. 文檔定位與核心內(nèi)容定位：該文檔是7系列FPGA中存儲(chǔ)接口控制器的官方
發(fā)表于 07-28 16:17
?3次下載
國光信息推出兆芯KX-7000平臺(tái)新品筆記本
近期，兆芯合作伙伴國光信息公布了旗下新品筆記本電腦產(chǎn)品——UT6500-ZA3。國光UT6500-ZA3筆記本電腦基于兆芯開先KX-7000系列處理器，采用經(jīng)典的14英寸金屬機(jī)身設(shè)計(jì)，支持大容量內(nèi)存和高速SSD固態(tài)硬盤，搭載高性
GPDV6624C應(yīng)用筆記1.0版
電子發(fā)燒友網(wǎng)站提供《GPDV6624C應(yīng)用筆記1.0版.pdf》資料免費(fèi)下載
發(fā)表于 06-06 17:20
?0次下載
用IIC接口的IIC_SCL和IIC_SDA引腳做普通GPIO，程序啟動(dòng)不起來怎么解決？
想用IIC接口的IIC_SCL和IIC_SDA引腳做普通GPIO，兩個(gè)引腳對(duì)應(yīng)的是GPIO58和GPIO59，更改代碼將設(shè)置為普通GPIO引腳模式后，程序啟動(dòng)不起來。問：這種情況如何解
發(fā)表于 05-06 08:59
ZYNQ FPGA的PS端IIC設(shè)備接口使用
zynq系列中的FPGA，都會(huì)自帶兩個(gè)iic設(shè)備，我們直接調(diào)用其接口函數(shù)即可運(yùn)用。使用xilinx官方提供的庫函數(shù)，開發(fā)起來方便快捷。
Zynq7000處理器的配置詳解
添加好ZYNQ7 Processing System IP核后，需要對(duì)其進(jìn)行配置，雙擊彈出如下窗口。綠色部分表示ZYNQ PS部分中可配置的項(xiàng)目，可以雙擊轉(zhuǎn)向相應(yīng)的設(shè)置界面，也可以直接在左邊的導(dǎo)航列表中選擇。
工商網(wǎng)監(jiān)
評(píng)論