国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

摩爾定律未死!5nm工藝細節曝光

cMdW_icsmart ? 來源:芯智訊 ? 2019-12-09 14:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

“摩爾定律未死!”這句話如果是Intel公司說的,一點都沒有懸念,畢竟摩爾定律的提出者是Intel聯合創始人,50多年來Intel也是摩爾定律最堅定的捍衛者。不過今天這句話是臺積電說的,他們也要繼續推動摩爾定律。

臺積電全球營銷主管Godfrey Cheng今天在官網發表博客,解釋了摩爾定律的由來及內容,這些是老生常談的話題了,而他的意思就是強調摩爾定律沒死,只不過現在繼續推動摩爾定律的是臺積電而非其他公司了(Intel聽到臺積電如此表態不知道是什么滋味)。

Godfrey Cheng提到了臺積電最近宣布的N5P工藝,這是臺積電5nm工藝的增強版,優化了前端及后端工藝,可在同等功耗下帶來7%的性能提升,或者在同等性能下降功耗降低15%。

Godfrey Cheng表示臺積電的N5P工藝擴大了他們在先進工藝上的領先優勢,該工藝將提供世界上最高的晶體管密度,還有最強的性能。

N5P工藝還不是臺積電的重點,Godfrey Cheng表示未來幾個月、幾年里還會看到臺積電公布的最新進展,他們會繼續縮小晶體管并提高密度。

除了先進工藝之外,Godfrey Cheng還重點提到了臺積電在系統級封裝上的路線圖,這也是延續摩爾定律的一個重要方向,下圖就是臺積電展示的一個系統級封裝芯片,總面積高達2500mm2,是世界上最大的芯片,包括2個600mm2的核心及8組HBM內存,后者核心面積也有75mm2。

最后,Godfrey Cheng這篇文章還是給即將開始的Hotchips國際會議預熱,臺積電的首席研究員Philip Wong博士會在這次會議上發表“下一個半導體工藝節點會給我們帶來什么”的演講,屆時會公布更多信息。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 臺積電
    +關注

    關注

    44

    文章

    5803

    瀏覽量

    176348
  • 摩爾定律
    +關注

    關注

    4

    文章

    640

    瀏覽量

    80917
  • 5nm工藝
    +關注

    關注

    0

    文章

    10

    瀏覽量

    4521

原文標題:臺積電:摩爾定律未死!5nm工藝細節曝光

文章出處:【微信號:icsmart,微信公眾號:芯智訊】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    0.2nm工藝節點的背后需要“背面供電”支撐

    電子發燒友網報道(文/梁浩斌)半導體制程在近幾年摩爾定律失效的聲音中依然高歌猛進,最近韓國半導體工程師學會ISE在2026半導體技術路線圖中,預測了未來15年的半導體工藝演進路徑,表示2040年將
    的頭像 發表于 01-03 05:58 ?7943次閱讀

    中國首顆全功能空間計算芯片發布 極智G-X100 5nm工藝

    ,極智G-X100采用5nm工藝,chiplet架構。彩色透視端到端延遲僅為9毫秒,創下全球最低延遲紀錄。
    的頭像 發表于 11-29 10:59 ?3035次閱讀
    中國首顆全功能空間計算芯片發布 極智G-X100 <b class='flag-5'>5nm</b><b class='flag-5'>工藝</b>

    Chiplet,改變了芯片

    1965年,英特爾聯合創始人戈登·摩爾提出了“摩爾定律”。半個多世紀以來,這一定律推動了集成電路(IC)性能的提升和成本的降低,并成為現代數字技術的基礎。摩爾定律指出,半導體芯片上的晶
    的頭像 發表于 10-17 08:33 ?3159次閱讀
    Chiplet,改變了芯片

    【「AI芯片:科技探索與AGI愿景」閱讀體驗】+半導體芯片產業的前沿技術

    為我們重點介紹了AI芯片在封裝、工藝、材料等領域的技術創新。 一、摩爾定律 摩爾定律是計算機科學和電子工程領域的一條經驗規律,指出集成電路上可容納的晶體管數量每18-24個月會增加一倍,同時芯片大小也
    發表于 09-15 14:50

    【「AI芯片:科技探索與AGI愿景」閱讀體驗】+工藝創新將繼續維持著摩爾神話

    個先例,其變化形式如圖6所示。 晶背供電技術已被證明,它可以很好地解決5nm以下芯片的電源完整性問題,同樣也證明 它是優化特定版圖設計任務的用力工具。 圖6 功能性晶 隨著工藝創新的層出不窮,相信摩爾神話還能持續,AI芯片也將為
    發表于 09-06 10:37

    摩爾定律 “踩剎車” ,三星 、AP、普迪飛共話半導體制造新變革新機遇

    ,揭示行業正處于從“晶體管密度驅動”向“系統級創新”轉型的關鍵節點。隨著摩爾定律放緩、供應鏈分散化政策推進,一場融合制造技術革新與供應鏈數字化的產業變革正在上演。
    的頭像 發表于 08-19 13:48 ?1357次閱讀
    當<b class='flag-5'>摩爾定律</b> “踩剎車” ,三星 、AP、普迪飛共話半導體制造新變革新機遇

    UCIe協議的工作原理和數據傳輸機制

    過去幾十年,摩爾定律一直是半導體行業發展的核心驅動力,芯片上晶體管數量每18-24個月翻倍,性能隨之大幅提升。但近年來這一定律明顯放緩,芯片制程向7nm、5nm甚至3
    的頭像 發表于 08-16 15:37 ?4161次閱讀
    UCIe協議的工作原理和數據傳輸機制

    3D封裝的優勢、結構類型與特點

    近年來,隨著移動通信和便攜式智能設備需求的飛速增長及性能的不斷提升,對半導體集成電路性能的要求日益提高。然而,當集成電路芯片特征尺寸持續縮減至幾十納米,乃至最新量產的 5nm 和 3nm
    的頭像 發表于 08-12 10:58 ?2461次閱讀
    3D封裝的優勢、結構類型與特點

    先進封裝轉接板的典型結構和分類

    摩爾定律精準預言了近幾十年集成電路的發展。然而,逐漸逼近的物理極限、更高的性能需求和不再經濟的工藝制程,已引發整個半導體行業重新考慮集成工藝方法和系統縮放策略,意味著集成電路產業已經步入后摩爾
    的頭像 發表于 08-05 14:59 ?2876次閱讀
    先進封裝轉接板的典型結構和分類

    晶心科技:摩爾定律放緩,RISC-V在高性能計算的重要性突顯

    運算還是快速高頻處理計算數據,或是超級電腦,只要設計或計算系統符合三項之一即可稱之為HPC。 摩爾定律走過數十年,從1970年代開始,世界領導廠商建立晶圓廠、提供制程工藝,在28nm之前取得非常大的成功。然而28
    的頭像 發表于 07-18 11:13 ?4253次閱讀
    晶心科技:<b class='flag-5'>摩爾定律</b>放緩,RISC-V在高性能計算的重要性突顯

    跨越摩爾定律,新思科技掩膜方案憑何改寫3nm以下芯片游戲規則

    。 然而,隨著摩爾定律逼近物理極限,傳統掩模設計方法面臨巨大挑戰,以2nm制程為例,掩膜版上的每個圖形特征尺寸僅為頭發絲直徑的五萬分之一,任何微小誤差都可能導致芯片失效。對此,新思科技(Synopsys)推出制造解決方案,尤其是
    的頭像 發表于 05-16 09:36 ?5912次閱讀
    跨越<b class='flag-5'>摩爾定律</b>,新思科技掩膜方案憑何改寫3<b class='flag-5'>nm</b>以下芯片游戲規則

    電力電子中的“摩爾定律”(1)

    本文是第二屆電力電子科普征文大賽的獲獎作品,來自上海科技大學劉賾源的投稿。著名的摩爾定律中指出,集成電路每過一定時間就會性能翻倍,成本減半。那么電力電子當中是否也存在著摩爾定律呢?1965年,英特爾
    的頭像 發表于 05-10 08:32 ?890次閱讀
    電力電子中的“<b class='flag-5'>摩爾定律</b>”(1)

    玻璃基板在芯片封裝中的應用

    自集成電路誕生以來,摩爾定律一直是其發展的核心驅動力。根據摩爾定律,集成電路單位面積上的晶體管數量每18到24個月翻一番,性能也隨之提升。然而,隨著晶體管尺寸的不斷縮小,制造工藝的復雜度和成本急劇
    的頭像 發表于 04-23 11:53 ?3142次閱讀
    玻璃基板在芯片封裝中的應用

    Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上實現流片成功

    我們很高興能在此宣布,Cadence 基于 UCIe 標準封裝 IP 已在 Samsung Foundry 的 5nm 汽車工藝上實現首次流片成功。這一里程碑彰顯了我們持續提供高性能車規級 IP 解決方案?的承諾,可滿足新一代汽車電子和高性能計算應用的嚴格要求。
    的頭像 發表于 04-16 10:17 ?1079次閱讀
    Cadence UCIe IP在Samsung Foundry的<b class='flag-5'>5nm</b>汽車<b class='flag-5'>工藝</b>上實現流片成功

    瑞沃微先進封裝:突破摩爾定律枷鎖,助力半導體新飛躍

    在半導體行業的發展歷程中,技術創新始終是推動行業前進的核心動力。深圳瑞沃微半導體憑借其先進封裝技術,用強大的實力和創新理念,立志將半導體行業邁向新的高度。 回溯半導體行業的發展軌跡,摩爾定律無疑是一個重要的里程碑
    的頭像 發表于 03-17 11:33 ?892次閱讀
    瑞沃微先進封裝:突破<b class='flag-5'>摩爾定律</b>枷鎖,助力半導體新飛躍