電子發燒友網報道（文/梁浩斌）半導體制程在近幾年摩爾定律失效的聲音中依然高歌猛進，最近韓國半導體工程師學會ISE在2026半導體技術路線圖中，預測了未來15年的半導體工藝演進路徑，表示2040年將實現0.2nm工藝節點。

而隨著芯片工藝節點的推進，芯片供電面臨越來越多問題，所以近年英特爾、臺積電、三星等廠商相繼推出背面供電技術，旨在解決工藝節點不斷推進下，芯片面臨的供電困境。

正面供電面臨物理極限

在半導體技術發展的歷程中，傳統的正面供電架構一直是芯片設計的普遍解法。在這種架構中，VDD/GND和信號互連共享晶圓正面的金屬層資源，通過多層金屬互連實現電力傳輸和信號路由的功能集成。然而，隨著工藝節點不斷向更小尺度演進，這種傳統架構正面臨前所未有的結構性困境。
?
當前先進工藝節點的供電挑戰主要體現在三個方面：首先是IR 壓降問題的急劇惡化，在 3nm 以下工藝中，傳統供電技術可能導致高達 50% 的電壓降，嚴重影響晶體管的可靠性和性能；其次是布線資源的嚴重擁堵，在 5nm 工藝節點，電源基礎設施消耗了近 40% 的可用布線資源，而金屬間距縮小到 24nm 時，IR 壓降比前一代技術節點增加 45%；第三是信號完整性的挑戰，電源和信號共享布線資源導致電磁干擾加劇，影響信號質量和時序收斂。?
這些挑戰的根本原因在于傳統架構的物理極限。隨著晶體管尺寸的縮小，為了保證足夠的電流傳輸能力，電源軌的寬度無法按比例縮小，目前電源軌的寬度約為其他邏輯單元組件的三倍，成為邏輯密度縮放的主要障礙。同時，在先進工藝節點中，互連電阻的增加速度遠超晶體管性能的提升速度，使得傳統的二維平面供電架構難以滿足高性能芯片的需求。

背面供電架構核心

背面供電非常直白地形容了供電架構的轉變，那就是將晶圓正面的供電網絡轉移到晶圓背面，實現了電源與信號的物理分離。

背面供電架構的核心主要是在空間、供電路徑、材料等方面帶來新的優勢。首先在空間上，背面供電將 VDD/GND 電源網絡從晶圓正面轉移到背面通過光刻和蝕刻加工，使用更粗、更短的金屬層，而晶圓正面僅保留信號布線功能。背面金屬層設計是整個技術架構的基礎，在典型的背面供電方案中，電源網絡被遷移到晶圓背面，使用專門設計的背面金屬層（通常為 M1-M3 層）進行供電線路的布局。這些背面金屬層具有顯著的物理優勢：線寬可以比正面金屬層寬 2-3 倍，厚度也相應增加，從而大幅降低了電阻值。根據 IMEC 的研究數據，背面使用的粗金屬線相對便宜，不僅降低了制造成本，還減少了對昂貴 EUV 光刻步驟的依賴。

路徑也實現了優化，通過納米級硅通孔（nano-TSV）垂直連接背面電源與正面晶體管，實現垂直供電，供電路徑長度減少 60%-80%；比如英特爾PowerVia 技術在垂直互連設計方面采用了創新的方法，在每個標準單元中嵌入納米級硅通孔，實現了高效的功率分配。這種設計不僅提高了供電效率，還為芯片設計提供了更大的靈活性。

材料方面，晶圓背面可部署更厚的金屬層，線寬提升約 2-3 倍，電阻降低 40%-60%，從而顯著改善 IR 壓降問題。但另一方面，還需要將硅晶圓進一步減薄，過程中要保證晶圓的平整度和結構完整，同時避免機械應力等導致晶圓變形。

通過這一系列的革新，背面供電帶來了非常大的優勢，首先是供電效率大幅提升，通過縮短供電路徑和降低電阻，實現了 85% 的片上 IR 壓降降低和 30% 的片外電壓降改善；二是布線資源的有效釋放，正面金屬層 100% 用于信號傳輸，繞線長度縮短 15%-20%，標準單元利用率從 75% 提升至 85%-90%；三是信號完整性的顯著改善，電源與信號徹底分離，有數據顯示串擾可減少42%，為高頻、高速信號傳輸提供了更好的電磁環境。

三巨頭進展

目前在背面供電技術上，走在最前的玩家就是英特爾、臺積電和三星，其中量產節奏最快的是英特爾，PowerVia技術已經在2024年底推出的20A節點小規模試產，而18A節點也在2025年全面量產，領先優勢明顯。

臺積電的Super Power Rail (SPR)預計會在2026年底的A16節點上量產，2025年據稱已完成測試芯片驗證；三星背面供電技術目前仍處于測試階段，目標是在2027年的SF2Z節點量產推出。

從架構上看，英特爾PowerVia的設計更加強調模塊化集成，采用網格化的nano-TSV陣列將晶圓背面的供電網絡與晶體管VDD/GND連接，但TSV密度相對保守，約每平方微米上百個，以平衡加工復雜性和熱應力。

相對來看，臺積電SPR更重視密度，每個晶體管的VDD/GND終端均通過獨立nano-TSV直接接入背面，TVS間距縮短至亞10nm級別，支持更高密度的布線。但高密度帶來的是對準精度要求更高，臺積電SPR依賴EUV多重曝光保障精度，成本也更高。

三星背面供電技術類似英特爾PowerVia，但更重視可靠性，通過可動態調整的TVS寬度，緩解了晶圓背面加工中可能出現的翹曲現象。不過TVS密度相對SPR更低，略高于PowerVia。


小結：

隨著各家背面供電技術在2026年開始全面量產，作為半導體行業邁向2nm節點的關鍵技術之一，這將會驅動AI算力以及移動設備性能的新一輪提升，為AI應用拓展帶來高算力、低能耗底層支撐。預計到到2030年，背面供電將占據先進節點產量的50%以上，而未來0.2nm工藝節點同樣還需要背面供電技術，以突破功耗墻維持摩爾定律的演進。