本文作者曾經為計算機主板制造公司撰寫關于自動超頻（overclock）的BIOS，發現微處理器由于受限于主存儲器的性能而必須降低頻率頻率來維持計算機系統的穩定性，因而探索一種可提升DRAM單元訪問速度的新技術。

無疑地，微處理器的頻率頻率可以透過許多方式大幅增加，但卻受限于主存儲器的性能而必須降低其頻率頻率來維持計算機系統的穩定性。 本文透過對于靜態隨機存取內存（SRAM）單元縮減布局面積的研究，提出一種新的存取技術，可望提升動態隨機存取內存（DRAM）單元的訪問速度。

超頻與內存的關聯性

提升供應電壓以及降低環境溫度有助于增加微處理器、芯片組、主存儲器的頻率頻率，這是對于計算機系統執行超頻（overclock）的實體特性；微處理器、芯片組、主存儲器、主板的整體電路設計，則是用于執行超頻的硬件特性。 此外，維持操作系統（OS）以及應用程序在執行時的穩定性，是在超頻之后的軟件特性。

在超頻進行中，某些應用程序會有頻繁的數學計算以及大量的數據存取，這時可能發生超過晶粒封裝材料或外部散熱裝置的散熱效率，因此需要自動超頻的技術來監視系統以及調整頻率頻率。 另一種自動超頻是為了確認哪些安裝在主板上的微處理器、芯片組、主存儲器搭配的外部散熱裝置能夠達到超頻極限。 當基本輸入輸出系統（BIOS）的程序代碼加入這一自動超頻的功能時，個人計算機（PC）就不必進入OS，也就是不必接上任何磁盤驅動器，就能迅速獲得超頻的極限值，并且減少磁盤驅動器的磨損。

由于微處理器對于外圍裝置的數據存取會透過主存儲器來處理，所以主存儲器的穩定性影響著微處理器的執行，即使能夠對微處理器進行超頻也必須擁有可配合大幅超頻的主存儲器，這就是超頻內存模塊的用途。

數據傳輸接口

單倍數據速率同步動態隨機存取內存（SDR SDRAM）數據傳輸接口主要針對DRAM的存取特性，因為DRAM需要經由更新作業來維持儲存狀態，并且在讀取期間需要額外執行回寫作業；雖然在寫入期間沒有額外的作業， 但也需要一段時間才能完成儲存，這也相當于執行回寫作業的時間。 由于DRAM的寫入以及回寫時間皆遠大于高速微處理器內部的頻率時間，所以SDRAM根據這樣的存取特性而設計數據傳輸接口的各種訊號與作業程序。 SDRAM在發展至雙倍數據速率（DDR）之后的性能價格比皆優于其它數據傳輸接口（如Rambus DRAM；RDRAM）。 如今，DDR SDRAM又區分為標準型以及行動型。

圖1顯示SDRAM的簡要功能方塊圖，行地址選通訊號（CAS#）是根據預充電而設計的延遲控制訊號，亦即無預充電則不必分時控制列地址選通訊號（RAS#）、CAS#。 差動頻率訊號（CLK， CKE）的頻率是基于微處理器的工作頻率，數據屏蔽訊號（DQM）對應差動頻率訊號的邊緣；這些訊號用于進行同步傳輸作業。 對于感測放大器以及寫入驅動器的配置規劃，通常根據外部數據總線的位寬度而設計相同的數量，然而，可以導入并行存取的方法來增加存取效率，因此增加了行地址的位寬度以選擇同列不同行的感測放大器與寫入驅動器。 這種方法產生了叢發模式（burst mode）以及同列存取，但并不會增加訪問速度，并且還要進行同步傳輸作業，所以需要數據緩存器。

圖1：SDRAM的簡要功能方塊圖

圖2顯示SDRAM的命令序列，主要參考美光科技（Micron Technology）產品型號為MT48H8M16LF （Mobile SDRAM）的規格表而來。 在各命令序列之中，最單純的命令序列是單一讀取以及單一寫入，由此可清楚SDRAM的基本作業規則。 在圖中所表現的命令序列是先執行預充電（PRE），然后活化（ACT），最后執行讀取或寫入存取（RD或WR），如此循環。

圖2：SDRAM的命令序列：單一讀取或單一寫入

圖中，頻率時間（tCK）是從此次頻率邊緣至下次頻率邊緣為止的時間。 列地址選通預充電時間（tRP）是從PRE命令至ACT命令為止的時間。 列地址選通至行地址選通延遲（tRCD）是從ACT命令至RD命令或WR命令為止的時間。 行地址選通潛伏（CL）是從RD命令開始等候一段時間，并且以tCK為基本單位，然后乘上倍數。 寫入時間（tWR）是從WR命令至PRE命令為止的時間；另外還可以tCK為基本單位，然后乘上倍數，如同行地址選通潛伏的計時方法，因此命名為行地址選通寫入潛伏（CWL）。 列地址選通時間（tRAS）是從ACT命令至PRE命令為止的時間。 更新命令時期（tRC）是從這次ACT命令至下次ACT命令為止的時間。

DDR SDRAM在PC上的主要設定參數是tRP、tRCD和CL。 對于超頻內存模塊的性能則要額外考慮頻率時間與寫入時間的最小值，另外就是供應電壓的最大值。