全球存儲(chǔ)器產(chǎn)業(yè)已進(jìn)入一個(gè)必須尋求新興替代技術(shù)的時(shí)代。在多樣化的次世代存儲(chǔ)器技術(shù)中，為何電阻式存儲(chǔ)器，在類神經(jīng)仿生運(yùn)算的應(yīng)用上值得期待？其更被業(yè)界認(rèn)為是最有機(jī)會(huì)成為下一代通用存儲(chǔ)器的選擇，同時(shí)也是目前投入研發(fā)廠商最多之技術(shù)？本篇將帶您一探究竟。

本文是閎康科技特別邀請(qǐng)?jiān)陔娮枋絻?nèi)存研究領(lǐng)域頂尖學(xué)者 王永和教授撰文介紹此新興內(nèi)存組件的發(fā)展概況與技術(shù)趨勢(shì)，與讀者分享此一重要科技領(lǐng)域的學(xué)術(shù)研究進(jìn)展。

邁入尋求全新嵌入式非揮發(fā)性存儲(chǔ)器技術(shù)的時(shí)代

全球內(nèi)存產(chǎn)業(yè)已進(jìn)入一個(gè)必須尋求新興替代技術(shù)的時(shí)代了。近年來(lái)由于物聯(lián)網(wǎng)、移動(dòng)裝置、高速計(jì)算機(jī)和智能汽車等產(chǎn)業(yè)的快速發(fā)展，大幅推升了人工智能 (AI) 及邊緣計(jì)算 (Edge Computing) 等巨量運(yùn)算架構(gòu)的應(yīng)用需求，也因此既有高容量存儲(chǔ)組件例如 DRAM 及 NAND Flash，其在耗電量及數(shù)據(jù)訪問(wèn)速度上已無(wú)法跟上需求的腳步。并且，隨著半導(dǎo)體工藝線寬縮微已超越 14nm、晶體管發(fā)展主流遷移到 FinFET 或 GAA 等先進(jìn)結(jié)構(gòu)，長(zhǎng)期應(yīng)用于 CMOS 芯片上存儲(chǔ)的嵌入式 NOR Flash 礙于「閃存縮放限制 (Flash Memory Scaling Limit)」問(wèn)題，也已無(wú)法跟上 SoC 芯片整合工藝的發(fā)展要求，必須要有全新的嵌入式非揮發(fā)性內(nèi)存技術(shù)，才能搭配下一世代以先進(jìn)工藝所制造的 ASIC 和 MCU。?

電阻式存儲(chǔ)器為何備受期待？

過(guò)去數(shù)十年來(lái)在世界各國(guó)合力開(kāi)發(fā)下，已初略成形的次世代非揮發(fā)性內(nèi)存技術(shù)包括鐵電內(nèi)存 (FRAM)、相變化內(nèi)存 (PRAM)、磁阻式內(nèi)存 (MRAM)、以及電阻式內(nèi)存 (RRAM) 等。這些候選的新興技術(shù)，不僅讀寫速度都比 NAND Flash 要快 1,000 倍以上，并且皆能夠在納安培 (nA) 的極低電流下操作。同時(shí)，也都具有潛力可突破 von Neumann 架構(gòu)瓶頸，實(shí)現(xiàn)內(nèi)存內(nèi)運(yùn)算 (In-memory Computing) 之能力。?

在多樣化的次世代內(nèi)存技術(shù)中，電阻式內(nèi)存由于相對(duì)具有讀寫快速、低耗能、結(jié)構(gòu)簡(jiǎn)單、數(shù)據(jù)儲(chǔ)存時(shí)間長(zhǎng)、重復(fù)操作可靠度佳與成本便宜等產(chǎn)品優(yōu)勢(shì)，以及適合應(yīng)用于類神經(jīng)仿生運(yùn)算的電導(dǎo) (電阻) 漸變模擬特性，被業(yè)界認(rèn)為是最有機(jī)會(huì)成為下世代通用內(nèi)存的選擇，同時(shí)也是目前投入研發(fā)廠商最多之技術(shù)，包含 Adesto (2020年已被Dialog并購(gòu))、Crossbar、Samsung、Panasonic、Micron、Hynix 及 Intel 等公司，都各別擁有不同的電阻式內(nèi)存技術(shù)。盡管電阻式內(nèi)存應(yīng)用潛力巨大，但至今大多數(shù)仍然處于開(kāi)發(fā)階段，至目前為止有對(duì)外供貨的公司僅 Crossbar、Panasonic 與 Adesto 三家而已。甚至該技術(shù)在其電阻變化的物理機(jī)制研究與最佳材料選定上，至今也仍未有定論。然而，業(yè)界普遍認(rèn)為，隨著人工智能應(yīng)用的疾速發(fā)展、市場(chǎng)需求商機(jī)涌現(xiàn)，必然將帶動(dòng)電阻式內(nèi)存在未來(lái) 3 至 4 年內(nèi)迎來(lái)快速成長(zhǎng)。產(chǎn)官學(xué)界都應(yīng)及早進(jìn)行策略布局、掌握此新興內(nèi)存的產(chǎn)業(yè)契機(jī)，創(chuàng)造下一個(gè)半導(dǎo)體奇跡。

電阻式內(nèi)存由來(lái)

電阻式內(nèi)存 (Resistive Random Access Memory, RRAM) 結(jié)構(gòu)為簡(jiǎn)單的金屬-絕緣層-金屬 (Metal-Insulator-Metal, MIM)，其原理為施予電壓或電流操作，利用物質(zhì)電阻改變組件的高低電阻狀態(tài)，達(dá)成數(shù)字訊號(hào)儲(chǔ)存效果。

電阻式內(nèi)存最早起源自 1960 年代，研究學(xué)者 Hickmott 發(fā)現(xiàn)氧化鋁 (AlOx)?材料經(jīng)過(guò)電壓或電流操作后，其電阻狀態(tài)會(huì)因此改變[1]；近年來(lái)，研究發(fā)現(xiàn)氧化鎳 (NiO)[2-5]、氧化鈦 (TiOx)[6-9]、氧化鉿 (HfOx)[10-13]等絕緣體材料，亦可用于 RRAM 的中間絕緣層。RRAM 可利用特定的電壓來(lái)讀取不同狀態(tài)的電阻值 (電流值)，進(jìn)而判讀組件 ”1” 和 ”0” 的邏輯狀態(tài)。此外，RRAM 具有良好的非揮發(fā)性記憶特性，其訊號(hào)儲(chǔ)存狀態(tài)可在不施加外在偏壓的情況下，保存至下一次訊號(hào)的寫入或抹除。?

RRAM 物理機(jī)制與操作特性

RRAM 的物理機(jī)制目前較受到注目的是燈絲理論 (Filament Theory)[14-16]，普遍認(rèn)為 RRAM 的操作方式是在一開(kāi)始時(shí)給予組件一較大的外加偏壓，使氧化物絕緣層內(nèi)部形成導(dǎo)通路徑，此時(shí)絕緣層會(huì)變?yōu)榈妥钁B(tài) (Low Resistance State, LRS)，此過(guò)程通常需要限制電流 (Compliance Current)，避免電流過(guò)大反應(yīng)劇烈使組件永久崩潰，此步驟稱之為 Forming。接著以組件偏壓控制氧離子與氧空穴復(fù)合，使導(dǎo)通路徑阻斷，進(jìn)而從低電阻態(tài) (LRS) 回到高電阻態(tài) (High Resistance State, HRS)，此過(guò)程稱為 Reset；而再次給予小于 Forming 所需的電壓，即可將阻斷的導(dǎo)通路徑重新連接，從高阻態(tài) (HRS) 再次回到低阻態(tài) (LRS)，此步驟稱為 Set。?

來(lái)回操作 Set 與 Reset process 就可以達(dá)成 RRAM 的寫入與抹除，RRAM 的操作流程如圖一所示，而在讀取方面主要是藉由一微小的讀取電壓來(lái)判讀不同的電阻值，以分辨數(shù)字訊號(hào) 0 和 1(圖二)。RRAM 依阻值狀態(tài)變化的不同可區(qū)分為阻絲型與界面型，阻絲型 RRAM 即于上下兩電極間有一連續(xù)傳導(dǎo)路徑(圖三)，也是目前 RRAM 在傳導(dǎo)機(jī)制中較受到廣泛認(rèn)同的類型；另一為界面型 RRAM (圖四)，透過(guò)施加外部電壓，使絕緣體層中形成氧空穴或載流子電荷進(jìn)行電子傳遞使其阻態(tài)改變，當(dāng)氧空穴或載流子電荷變多，其電流增大，因此組件電極間的絕緣體層面積大小會(huì)影響阻態(tài)變化。

圖一　RRAM 切換流程與電性輸出圖

圖二　RRAM 用于數(shù)字內(nèi)存判讀方式

圖三　燈絲型 RRAM 操作過(guò)程[14]

圖四　界面型 RRAM 輸出特性曲線與操作原理[14]

RRAM 操作方式分為兩種特性：

單極性?(Unipolar)：如圖五(a)所示，此種可藉由單一方向的電壓即可作 Set 與 Reset 操作，Reset 過(guò)程以焦耳熱 (Joule Heating) 造成電阻燈絲熔斷使得阻態(tài)變化。

雙極性?(Bipolar)：指的操作電壓需相反才能進(jìn)行 Set 與 Reset，而阻態(tài)能切換的原因則主要認(rèn)為來(lái)自于氧離子移動(dòng)，對(duì)電阻燈絲進(jìn)行氧化還原作用，使其有高低阻態(tài)變化，如圖五(b)所示。

圖五　RRAM 操作方式?(a)單極性操作?(Unipolar)、(b)雙極性操作 (Bipolar)[17]

理想的金屬 / 絕緣體 / 金屬結(jié)構(gòu)中，中間的絕緣層在施加偏壓時(shí)并不會(huì)有電流通過(guò)，但實(shí)際上當(dāng)組件受到過(guò)大電場(chǎng)或溫度時(shí)，載流子能在絕緣層中移動(dòng)傳導(dǎo)，而有漏電流的產(chǎn)生，進(jìn)而讀出 HRS。其中電流的移動(dòng)機(jī)制可利用電流-電壓進(jìn)行電流機(jī)制擬合 (Current-Fitting) 評(píng)估在絕緣層間電流主要透過(guò)何種機(jī)制進(jìn)行移動(dòng)，其傳輸機(jī)制主要可分為以下幾種：

1．歐姆傳導(dǎo)機(jī)制?(Ohmic Conduction)：

主要以位于導(dǎo)帶 (Conduction Band) 的自由電子 (Free Electron) 與價(jià)帶 (Valence Band) 的空穴當(dāng)作載流子傳輸?shù)臋C(jī)制，在一小電壓下電阻為常數(shù)，與電流呈線性關(guān)系。圖六為 RRAM 結(jié)構(gòu)的歐姆傳導(dǎo)能帶示意圖，材料中的載流子受到外加電場(chǎng)的作用移動(dòng)，進(jìn)而產(chǎn)生電流[18]。

圖六　歐姆傳導(dǎo)之能帶圖

2．肖特基發(fā)射?(Schottky Emission)：

一般金屬與絕緣體的結(jié)面會(huì)存在著勢(shì)壘高度 (Barrier Height)，此勢(shì)壘高度指的是絕緣體電子親和力與金屬功函數(shù)之間差值。圖七所示為一 RRAM 之能帶圖，施加外加電場(chǎng)情形下與電子通過(guò)金屬表面時(shí)產(chǎn)生的鏡像電荷，使勢(shì)壘高度下降，電子透過(guò)熱激發(fā)影響越過(guò)勢(shì)壘高度，電子能在絕緣體的傳導(dǎo)帶上傳遞，而產(chǎn)生電流稱為肖特基發(fā)射 (Schottky Emission)[19]。

圖七　肖特基發(fā)射之能帶圖

3．法蘭克-普爾發(fā)射 (Frenkel- Poole Emission)：

此傳導(dǎo)機(jī)制與肖特基發(fā)射類似，同樣受到外加電場(chǎng)影響，電子因熱激發(fā)獲得能量，且載流子跳至價(jià)帶或?qū)У膭?shì)壘高度降低，使載子能越過(guò)能障高度跳至價(jià)電帶或?qū)щ妿ВM(jìn)而由導(dǎo)帶傳遞產(chǎn)生電流。

此時(shí)的勢(shì)壘高度指的是在沉積絕緣體或半導(dǎo)體薄膜時(shí)，薄膜所產(chǎn)生的懸浮鍵或是缺陷，這些缺陷會(huì)在靠近價(jià)電帶或?qū)щ妿У倪吘壭纬扇毕菽芗?jí)，而缺陷能級(jí)到價(jià)帶或?qū)еg的差值，即為法蘭克-普爾發(fā)射 (Frenkel-Poole Emission) 所需越過(guò)之勢(shì)壘高度[20]，如圖八所示其能帶圖。

圖八　法蘭克-普爾發(fā)射之能帶圖

4．跳躍傳導(dǎo)?(Hopping Conduction)：

若薄膜之中含有許多連續(xù)缺陷存在時(shí)，這些連續(xù)缺陷會(huì)在絕緣體中產(chǎn)生連續(xù)缺陷能級(jí)，此時(shí)不需將電子激發(fā)至導(dǎo)電帶，而是藉由彼此相近的缺陷能階進(jìn)行跳躍傳遞，進(jìn)而產(chǎn)生電流。當(dāng)缺陷彼此間距離越小時(shí)，其電子跳越能階所需之活化能越小，稱為跳躍傳導(dǎo) (Hopping Conduction)，其能帶圖如圖九所示[21]。

圖九　跳躍傳導(dǎo)之能帶圖

5．穿隧傳導(dǎo)?(Tunneling)：

主要是當(dāng)外加電場(chǎng)過(guò)大時(shí)，能帶圖 Ec、Ev 更傾斜 (兩側(cè)電壓差更大)，使得絕緣體能帶變薄，電子可直接穿隧過(guò)絕緣層至另一側(cè)產(chǎn)生電流，其能帶圖如圖十所示[22]。

圖十　穿隧傳導(dǎo)之能帶圖

6．空間限制電流傳導(dǎo)?(Space Charge Limited Current)：

當(dāng)絕緣體單邊或雙邊形成歐姆接觸時(shí)，電極能不間斷地提供載流子，當(dāng)接觸電極將電子注入至絕緣體或半導(dǎo)體的傳導(dǎo)帶時(shí)，由于載流子注入速率大于復(fù)合速率，電荷會(huì)在絕緣體內(nèi)慢慢累積，進(jìn)而影響電流流動(dòng)，此為空間限制電流傳導(dǎo) (Space Charge Limited Current)，能帶圖如圖十一所示[23]。

圖十一　空間限制電流之能帶圖

交叉數(shù)組架構(gòu)的內(nèi)存雖擁有較高的組成密度，卻會(huì)產(chǎn)生使組件讀取誤判的潛行電流，由 RRAM 與晶體管組成的 1T1R 架構(gòu)雖具備解決此問(wèn)題的能力，且已被廣泛應(yīng)用，為何卻仍不是最終答案？

提高密度的交叉陣列結(jié)構(gòu)，以及解決潛行電流的1T1R 架構(gòu)

內(nèi)存為提高集成電路上的密度，發(fā)展出一種排列結(jié)構(gòu)方式，稱為交叉數(shù)組 (Crossbar Array) [24-26]，這種方式雖擁有較高的組成密度，但采用交叉數(shù)組結(jié)構(gòu)會(huì)產(chǎn)生一個(gè)很大的問(wèn)題，即潛行電流 (Sneak Path Current) 的產(chǎn)生 (如圖十二所示)，造成在讀取特定組件狀態(tài)時(shí)，受鄰近組件影響導(dǎo)致?tīng)顟B(tài)誤判。?

為了解決潛行電流的問(wèn)題，現(xiàn)今 RRAM 組件已發(fā)展出多種架構(gòu)以解決潛行電流的問(wèn)題 (圖十三)，包括將 RRAM 與晶體管 (Transistor) 組成的 1T1R 架構(gòu)[26-27]，或是 RRAM 與選擇器 (Selector) 組成的 1S1R[28-29] 架構(gòu)等方式。其中 1T1R 架構(gòu)因結(jié)構(gòu)簡(jiǎn)單且兼容于現(xiàn)今 CMOS 工藝受到廣泛重視，目前多用于強(qiáng)調(diào)操作速度與低成本的嵌入式內(nèi)存 (Embedded Memory) 上，并與微控制器 (Microcontroller Unit) 相互結(jié)合，進(jìn)一步提升其效能。

圖十二　RRAM 形成數(shù)組因潛行電流造成組件讀取誤判

圖十三　RRAM 搭配一開(kāi)關(guān)可解決潛行電流問(wèn)題

然而在晶體管尺寸持續(xù)微縮的狀況下，其能承受的電壓將越來(lái)越小，這將使 RRAM 可能面臨到操作電壓不足的問(wèn)題，為解決此問(wèn)題勢(shì)必需從結(jié)構(gòu)與材料著手，因此近年來(lái)在 1T1R 架構(gòu)組件的發(fā)展上，更衍生出相關(guān)仿生與邏輯運(yùn)算等重要的新穎應(yīng)用[30-32]。

生物世界歷經(jīng)數(shù)十億年不斷演化，為了適應(yīng)多變生態(tài)系環(huán)境，生物往往發(fā)展出十分精致且節(jié)能的功能，電子組件利用仿效大腦神經(jīng)的仿生技術(shù)，將為未來(lái)電子科技帶來(lái)突破性發(fā)展。

RRAM 元件近年衍生的新穎應(yīng)用

由于人工智能 (Artificial Intelligence, AI) 的快速發(fā)展，其相關(guān)應(yīng)用包括影像辨識(shí)、語(yǔ)音識(shí)別、智能監(jiān)控、智慧駕駛等均受到廣泛矚目，而深度學(xué)習(xí)等技術(shù)亦具備龐大發(fā)展?jié)撃堋Ｔ?AI 相關(guān)技術(shù)中，最被廣為應(yīng)用的即是機(jī)器學(xué)習(xí)，機(jī)器學(xué)習(xí)乃是利用多層次人工神經(jīng)網(wǎng)絡(luò) (Artificial Neural Networks, ANN) 進(jìn)行數(shù)據(jù)學(xué)習(xí)，RRAM 組件因具備非揮發(fā)性 (Non-Volatility) 與多位存儲(chǔ) (Multi-Bit Storage) 之特性，加上低耗能、高操作速度等優(yōu)點(diǎn)，近年來(lái)產(chǎn)生許多新穎應(yīng)用，包括類神經(jīng)型態(tài) (Neuromorphic) 與非范紐曼 (Non-Von-Neumann) 架構(gòu)的智能運(yùn)算。

因此基于先前研究成果，在薄膜晶體管結(jié)合 RRAM 組件所成為的 1T1R 架構(gòu)下，透過(guò)組件數(shù)組運(yùn)用于智能運(yùn)算的主要架構(gòu)，其中欲探討并解決的問(wèn)題有三項(xiàng)：

1. 結(jié)合組件特性與工藝，實(shí)現(xiàn)仿生 RRAM 數(shù)組結(jié)構(gòu)。

2. 利用 RRAM 組件數(shù)組結(jié)構(gòu)進(jìn)一步實(shí)現(xiàn)邏輯運(yùn)算。

3. 最終于 RRAM 組件數(shù)組實(shí)現(xiàn)人工神經(jīng)網(wǎng)絡(luò)的智能運(yùn)算。?

何謂仿生技術(shù)？

仿效生物能力以提升科學(xué)技術(shù)稱之為仿生 (Bionic)，人類的大腦即是相當(dāng)好的例子。大腦是一個(gè)高效率且低功耗的系統(tǒng)，不只能夠傳遞訊息，且具有學(xué)習(xí)與記憶的能力。人腦神經(jīng)元間的連結(jié)稱為突觸 (Synapse) (圖十四)，突觸間的傳導(dǎo)行為在訊息傳遞的過(guò)程中扮演相當(dāng)重要的角色。突觸間的連接強(qiáng)度具有可調(diào)性，稱為脈沖時(shí)序依賴可塑性 (Spike-timing-dependent plasticity, STDP)，藉由調(diào)節(jié)進(jìn)行增益 (Potentiation) 或抑制 (Depression)[33]，進(jìn)行整合后再依體內(nèi)電位變化，決定是否藉由突觸輸出神經(jīng)傳導(dǎo)物質(zhì)至下個(gè)神經(jīng)元中，STDP 同時(shí)也是神經(jīng)生物學(xué)中被認(rèn)為是構(gòu)成記憶和學(xué)習(xí)的重要基礎(chǔ)。

圖十四　人腦神經(jīng)元及突觸示意圖

圖十五　人工神經(jīng)網(wǎng)絡(luò)架構(gòu)示意圖[34]

未來(lái)利用電子組件仿效大腦神經(jīng)訊息傳遞與學(xué)習(xí)記憶方式，將使電子科技與應(yīng)用產(chǎn)生突破性發(fā)展。現(xiàn)代計(jì)算機(jī)儲(chǔ)存記憶系以 0 和 1 的數(shù)字訊號(hào)來(lái)進(jìn)行運(yùn)算與記憶，而人腦不同于計(jì)算機(jī)是以模擬訊號(hào)來(lái)進(jìn)行傳遞訊息與儲(chǔ)存記憶，藉由對(duì)人類中樞神經(jīng)系統(tǒng)的觀察進(jìn)而啟發(fā) ANN 概念。如同大腦中神經(jīng)元 (Neurons) 構(gòu)成人類的神經(jīng)網(wǎng)絡(luò)，ANN 是由許多節(jié)點(diǎn)運(yùn)算單元 (Nodes) 互相鏈接 (圖十五)，通常可區(qū)分成三個(gè)部分，即輸入層、隱藏層 (通常可為多層) 與輸出層。每一層的所有節(jié)點(diǎn)皆與前、后層的節(jié)點(diǎn)連結(jié)[34]，彼此連接形成類神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，藉數(shù)學(xué)計(jì)算模型對(duì)函式進(jìn)行估算近似而得輸出結(jié)果，使 ANN 在人腦所擅長(zhǎng)如圖像語(yǔ)音識(shí)別、分類、預(yù)測(cè)、記憶等領(lǐng)域具備高度發(fā)展?jié)摿Α?/p>

RRAM 元件于仿生技術(shù)的應(yīng)用

要了解RRAM 元件如何于此領(lǐng)域的應(yīng)用，則需了解RRAM 元件的多重組態(tài)特性（Multi-level ResistanceCharacteristics），其相關(guān)研究與控制方法近年已受到廣泛重視[35-37]，對(duì)于單顆元件的多重阻態(tài)操作方式為：當(dāng)元件在Set 過(guò)程時(shí)，設(shè)定不同的限制電流使元件LRS 阻值可分為多重阻態(tài)；而Reset 過(guò)程則利用不同截止電壓范圍，使得HRS 可得不同階層變化的阻值，如此即可在單一存儲(chǔ)器元件上擁有多位元存取的能力。

圖16 為一Pt／LiSiO x／TiN 元件，具有良好多位元儲(chǔ)存功能，我們操作在不同的Reset 截止電壓與Set 限制電流條件下，可以使元件阻值變化狀態(tài)成為連續(xù)態(tài)形式，此電阻變化形式又稱為模擬式（Analog）電阻轉(zhuǎn)換特性。

圖十六　Pt/LiSiOx/TiN 組件直流特性、Reset 與 Set 過(guò)程之漸進(jìn)變化情形

由于上述的操作方式在電路設(shè)計(jì)與運(yùn)用上相當(dāng)復(fù)雜，故將 RRAM 組件產(chǎn)生類式的連續(xù)態(tài)形式尚有另一種操作方法，即利用固定截止電壓對(duì)組件進(jìn)行連續(xù)掃描 (Consecutive Voltage Sweeping)，藉由電壓掃描方式漸進(jìn)式地操作改變組件電阻狀態(tài)。如圖十七所示，當(dāng) Pt/LiSiOx/TiN 組件以 DC 操作時(shí)，若輸入一個(gè)小于 Reset 電壓并連續(xù)操作狀態(tài)下，其電流會(huì)緩慢下降而阻態(tài)會(huì)漸漸上升；反之，若輸入一個(gè)小于 Set 電壓并連續(xù)操作，其電流會(huì)緩慢上升阻態(tài)會(huì)漸漸下降。若將操作電壓與電流對(duì)時(shí)間軸作圖，即可發(fā)現(xiàn)組件的阻值狀態(tài)亦呈現(xiàn)漸進(jìn)方式轉(zhuǎn)換。上述除利用電阻值或電流參數(shù)呈現(xiàn)組件切換特性外，一般研究則多以電導(dǎo) (Conductance) 變化呈現(xiàn)組件阻值變換特性。?

圖十七　Pt/LiSiOx/TiN 組件已連續(xù)定電壓掃描下，阻值呈漸進(jìn)方式變化

RRAM 組件如欲仿效突觸的行為，則需利用組件電導(dǎo) (電阻) 的漸變特性模擬突觸權(quán)重的連續(xù)調(diào)節(jié)，進(jìn)而模擬突觸的可塑性，因此相關(guān) RRAM 組件的突觸特性關(guān)鍵參數(shù)相當(dāng)重要，包括：

Linearity：電導(dǎo)調(diào)節(jié)線性度

Precision：權(quán)重 (電導(dǎo)值) 調(diào)節(jié)精度

ON/OFF Ratio：在脈沖操作下組件可調(diào)節(jié)的最大與最小電導(dǎo)值范圍

Variation：組件的 Cycle-to-Cycle & Device-to-Device 變化度

Defective Rate：組件數(shù)組良率 (Yield) 與阻態(tài)保持 (Retention) 特性

圖十八系將 Pt/LiSiOx/TiN 組件利用連續(xù)脈波操作，以驗(yàn)證組件仿真神經(jīng)元突觸的仿生特性，藉由調(diào)整脈波電壓大小、脈沖時(shí)間、脈波次數(shù)，即可改變組件阻態(tài)與導(dǎo)電性，使組件組態(tài)由 LRS 連續(xù)緩升至 HRS，再?gòu)?HRS 緩降至 LRS，以連續(xù)正負(fù)電壓脈波操作仿真電阻增益 (Potentiation) 及抑制 (Depression) 行為。

圖十八　Pt/LiSiOx/TiN 組件以連續(xù)脈波操作下阻值逐漸變化與 STDP 測(cè)試結(jié)果

由 STDP 實(shí)驗(yàn)結(jié)果顯示，此組件仿效大腦突觸行為將有助于類神經(jīng)網(wǎng)絡(luò)的發(fā)展。RRAM 欲作為仿生組件使用，則其阻值變化狀態(tài)須具備連續(xù)態(tài)形式，藉以反復(fù)設(shè)定多種突觸權(quán)重?cái)?shù)值應(yīng)用于類神經(jīng)運(yùn)算。理想的 RRAM 組件運(yùn)用于突觸操作的需求包括[38] (圖十九、圖二十)：

穩(wěn)定多階的電導(dǎo)狀態(tài)數(shù)

在脈沖操作下，擁有線性且對(duì)稱的組件電導(dǎo)值變化

良好的組件均勻度，減小 Cycle-to-Cycle、Device-to-Device 的變化

足夠的組件電導(dǎo)變化范圍 (ON/OFF Ratio)

圖十九　RRAM 組件有效電導(dǎo)狀態(tài)

圖二十　RRAM 組件的突觸特性關(guān)鍵參數(shù)[38]

通常界面型 RRAM 組件的阻態(tài)變化雖較為線性，但是因其記憶窗口、持久性 (Retention) 與耐讀寫度 (Endurance) 的可靠度較差，實(shí)際運(yùn)用上有相當(dāng)難度，故尋求阻值變化具高度線性的 RRAM 組件對(duì)于仿生組件操作相當(dāng)重要。先前研究結(jié)果顯示，RRAM 組件中間絕緣層若含有高氧空穴密度，容易形成導(dǎo)電路徑，其電阻轉(zhuǎn)換多為突升或突降，意味著電阻切換行為如同數(shù)字訊號(hào)的 0 與 1，無(wú)法表現(xiàn)出模擬式的電阻漸變切換行為；而絕緣層中含氧空穴密度的 RRAM 組件，可能較有機(jī)會(huì)表現(xiàn)出模擬式電阻切換特性，同時(shí)能兼具較佳的可靠度[38-39]。除了 LiSiOx 材料外，先前實(shí)驗(yàn)結(jié)果亦發(fā)現(xiàn)基于 HfOx 材料結(jié)合不同電極或迭層組合，也可具備模擬式電阻轉(zhuǎn)換特性 (圖二十一)。

圖二十一　HfOx 材料結(jié)合不同電極或迭層組合實(shí)現(xiàn)模擬式電阻切換特性

圖二十二　模擬式 RRAM 組件由單一組件進(jìn)而形成數(shù)組組件，對(duì)于仿生電子組件發(fā)展有相當(dāng)重要性[35]

現(xiàn)今計(jì)算機(jī)均采用馮紐曼型架構(gòu) (Non-Von-Neumann)，即信息處理和存儲(chǔ)為分立架構(gòu) (圖二十三)，這樣的方式使總線傳輸速度限制了數(shù)據(jù)的存儲(chǔ)和指令周期。而計(jì)算機(jī)邏輯運(yùn)算的實(shí)現(xiàn)系基于互補(bǔ)式金屬氧化物半導(dǎo)體 (Complementary Metal-Oxide-Semiconductor, CMOS) 架構(gòu)，邏輯電路的輸入與輸出系依賴電壓的高或低電位來(lái)執(zhí)行運(yùn)作，但是邏輯運(yùn)算結(jié)果通常需仰賴外加電路或裝置才能進(jìn)行儲(chǔ)存。而利用馮紐曼 (Non-von-Neumann) 計(jì)算架構(gòu)，可以實(shí)現(xiàn)內(nèi)存內(nèi)運(yùn)算 (Computing in Memory)，實(shí)際運(yùn)算過(guò)程是經(jīng)過(guò)內(nèi)存的數(shù)據(jù)數(shù)據(jù)，直接在內(nèi)存內(nèi)先行運(yùn)算，再將結(jié)果傳送至處理器進(jìn)行后續(xù)分析，能以低功耗、高效率的方式，提升計(jì)算機(jī)運(yùn)作效能[40]。

圖二十三　馮紐曼型架構(gòu)與內(nèi)存內(nèi)運(yùn)算之系統(tǒng)架構(gòu)[38]

除了電阻、電感與電容組件外，RRAM 被視為是第四種基本被動(dòng)組件 (圖二十四)[41]，RRAM 組件兼具非揮發(fā)特性與類神經(jīng)運(yùn)算的功能，使其可在單一組件上結(jié)合計(jì)算與儲(chǔ)存之功能，實(shí)現(xiàn)內(nèi)存內(nèi)計(jì)算 (In-Memory Computing) 架構(gòu)，因此非常有機(jī)會(huì)做為馮紐曼 (Non-von-Neumann) 計(jì)算架構(gòu)之核心組件 (如圖二十五)。

圖二十四　RRAM 是第四種被動(dòng)組件[41]

圖二十五　馮紐曼計(jì)算架構(gòu)可單一組件結(jié)合計(jì)算與儲(chǔ)存功能

利用 RRAM 組件取代邏輯電路中的晶體管，可以有效節(jié)省組件面積。以 RRAM 做為邏輯組件運(yùn)算時(shí)，分別以 HRS 與 LRS 代表數(shù)字訊號(hào)的 0 與 1，透過(guò)操作組件的 HRS 或 LRS 狀態(tài)改變來(lái)實(shí)現(xiàn)邏輯運(yùn)算。而在多 R 數(shù)組組件中，即可將組件阻值狀態(tài)改變做為參數(shù)以實(shí)現(xiàn)邏輯運(yùn)算(圖二十六)，并將結(jié)果直接儲(chǔ)存在 RRAM 組件中，這種兼具數(shù)字訊號(hào)存儲(chǔ)與邏輯計(jì)算的功能，省去了一般傳統(tǒng)計(jì)算機(jī)架構(gòu)之緩存器功能，可以有效降低數(shù)據(jù)傳輸?shù)呢?fù)荷，得以提高處理速度和效率，且具備低功耗的優(yōu)點(diǎn)[42-43]。但是相較于傳統(tǒng) CMOS 電路，如何基于不同的 RRAM 組件結(jié)構(gòu)，完整實(shí)現(xiàn)邏輯運(yùn)算中的邏輯完整性 (Functional completeness)、計(jì)算復(fù)雜度 (Computation complexity) 以及邏輯的可重構(gòu)性 (Reconfigurability)，關(guān)系著 RRAM 組件是否能運(yùn)用于馮紐曼計(jì)算架構(gòu)，值得我們持續(xù)深入研究探討其他可能的運(yùn)用 (圖二十七)。

圖二十六　利用 RRAM 組件高低阻值狀態(tài)做為輸入端，可運(yùn)用于布爾邏輯運(yùn)算

圖二十七　CMOS 電路基于晶體管架構(gòu)實(shí)現(xiàn)邏輯運(yùn)算，而 RRAM 組件可利用 1T1R 結(jié)構(gòu)實(shí)現(xiàn)邏輯運(yùn)算

展望

RRAM 可以藉由交叉數(shù)組的形態(tài)實(shí)現(xiàn)內(nèi)存數(shù)組架構(gòu)，以極低功耗實(shí)現(xiàn)內(nèi)存內(nèi)計(jì)算技術(shù)，在各種 AI 技術(shù)發(fā)展龐大的應(yīng)用潛力，極有機(jī)會(huì)整合目前已面臨發(fā)展瓶頸的各式內(nèi)存組件，成為未來(lái)通用內(nèi)存。

目前傳統(tǒng)浮動(dòng)?xùn)艠O結(jié)構(gòu) (Floating-Gate Structure) 內(nèi)存遭遇到微縮的困境，對(duì)此各方開(kāi)始極力發(fā)展次世代內(nèi)存，期能透過(guò)全新的儲(chǔ)存方式或內(nèi)存結(jié)構(gòu)取代 Flash 內(nèi)存。除了希望能提升組件操作的帶寬及可靠度之外，同時(shí)也希望能透過(guò)簡(jiǎn)單的交點(diǎn)式結(jié)構(gòu) (Cross-point Structure) 達(dá)成高度組件微縮，增加內(nèi)存儲(chǔ)存容量 (如圖二十八所示)。而 RRAM 組件擁有低操作電壓、低功耗、操作速度較 NAND Flash 快 1000 倍以上的特性，還兼具低成本、非揮發(fā)性及高度可微縮性的優(yōu)點(diǎn)[44]，除可作為工作內(nèi)存 (Working Memory) 外，還有制作高密度內(nèi)存潛力。除了上述優(yōu)點(diǎn)外，RRAM 的材料與工藝與目前 CMOS 后段工藝 (Back end of line, BEOL) 具有高度兼容性，所以 RRAM 相當(dāng)具有實(shí)際產(chǎn)品化潛力與可行性 (圖二十九)[45]，極有機(jī)會(huì)整合目前已面臨發(fā)展瓶頸的各式內(nèi)存組件，成為通用內(nèi)存 (Universal Memory)(圖三十

。

圖二十八　不同新興內(nèi)存的操作帶寬以及內(nèi)存的存儲(chǔ)容量[44]

圖二十九　RRAM 未來(lái)的發(fā)展趨勢(shì)[45]

圖三十　RRAM 有機(jī)會(huì)整合內(nèi)存成為通用內(nèi)存

近年利用 RRAM 組件結(jié)合人工智能運(yùn)算的應(yīng)用受到廣泛矚目，AI 即是基于 ANN 結(jié)構(gòu)運(yùn)用在圖像識(shí)別、語(yǔ)音識(shí)別等場(chǎng)合，不同的神經(jīng)網(wǎng)絡(luò) (如卷積神經(jīng)網(wǎng)絡(luò) CNN、循環(huán)神經(jīng)網(wǎng)絡(luò) RNN) 亦可用于人工智能核心，提供如智能監(jiān)控、智能駕駛等相關(guān)應(yīng)用。在大多數(shù)情況下，ANN 能在外界信息基礎(chǔ)上改變內(nèi)部結(jié)構(gòu)，是一種具備學(xué)習(xí) (Learning) 功能的自適應(yīng)系統(tǒng)。?

AI 的運(yùn)作就是基于 ANN 架構(gòu)模仿人類大腦神經(jīng)進(jìn)行學(xué)習(xí)動(dòng)作，透過(guò)輸入大量已知答案數(shù)據(jù)對(duì)計(jì)算機(jī)進(jìn)行訓(xùn)練，若結(jié)果出現(xiàn)錯(cuò)誤則調(diào)整突觸間權(quán)重 (Weight)，重復(fù)進(jìn)行直到輸出結(jié)果接近于正確答案，最終使計(jì)算機(jī)在接受輸入訊息后，能夠根據(jù)先前的學(xué)習(xí)經(jīng)驗(yàn)做出判斷結(jié)果。為了得到正確的輸出結(jié)果，ANN 系統(tǒng)需進(jìn)行大量反復(fù)矩陣乘法運(yùn)算 (Iterative Matrix Multiplication Operation)，故如何使計(jì)算機(jī)進(jìn)行快速運(yùn)算且得到正確結(jié)果，同時(shí)又能降低能量消耗，這對(duì)未來(lái)人工智能系統(tǒng)發(fā)展至關(guān)重要。?

現(xiàn)代計(jì)算機(jī)架構(gòu)主要采用范紐曼架構(gòu) (Von Neumann Architecture) 中央處理器負(fù)責(zé)運(yùn)算，CPU 從儲(chǔ)存數(shù)據(jù)的內(nèi)存中取得數(shù)據(jù)進(jìn)行運(yùn)算，再將結(jié)果回傳至內(nèi)存儲(chǔ)存。由于內(nèi)存讀寫速度遠(yuǎn)較 CPU 運(yùn)算來(lái)得慢，故于處理大量的數(shù)據(jù)運(yùn)算時(shí)，不斷地來(lái)回讀取會(huì)大幅限制計(jì)算機(jī)的處理速度 (如圖三十一所示)。近年來(lái)基于非揮發(fā)性內(nèi)存的人工神經(jīng)網(wǎng)絡(luò)運(yùn)算引起了許多關(guān)注，RRAM 可以藉由交叉數(shù)組 (Crossbar) 的形態(tài)實(shí)現(xiàn)內(nèi)存數(shù)組架構(gòu)，并以極低功耗進(jìn)行運(yùn)算，而數(shù)組結(jié)構(gòu)更可用于向量與矩陣乘法運(yùn)算，實(shí)現(xiàn)內(nèi)存內(nèi)計(jì)算 (In-memory Computing) 技術(shù)，在未來(lái)對(duì)于各種 AI 技術(shù)發(fā)展有很大的應(yīng)用潛力[46] (圖三十二)。

圖三十一　馮紐曼計(jì)算架構(gòu)之瓶頸[40]

圖三十二　馮紐曼計(jì)算架構(gòu)有機(jī)會(huì)突破計(jì)算與儲(chǔ)存間的架構(gòu)瓶頸[46]

一個(gè)新興內(nèi)存技術(shù)的興起，將帶動(dòng)全球的 IT 產(chǎn)業(yè)，影響的產(chǎn)業(yè)層面相當(dāng)廣 (圖33)，從產(chǎn)業(yè)鏈上游的 Microprocessor Unit、Fabless Companies 與Integrated Device Manufacturers (IDM) 公司，到中間的半導(dǎo)體制造產(chǎn)業(yè) (Foundries)，最后至應(yīng)用端，而其中還包含了很多設(shè)備產(chǎn)業(yè)的參與。根據(jù)調(diào)查報(bào)告，未來(lái)幾年是 RRAM 發(fā)展最關(guān)鍵的時(shí)期，各國(guó)際大廠與新興公司都分別針對(duì) MCU、Mass Data Storage 以及以內(nèi)存為中心的全新運(yùn)算架構(gòu)等運(yùn)用，制定出明確的 RRAM 開(kāi)發(fā) Roadmap (圖三十四)。大數(shù)據(jù)結(jié)合 AI 科技的應(yīng)用持續(xù)推動(dòng)內(nèi)存技術(shù)，需要更密切結(jié)合系統(tǒng)運(yùn)算資源，無(wú)論是從性能或效率方面來(lái)看，當(dāng)今多核心處理架構(gòu)已無(wú)法滿足未來(lái)實(shí)時(shí)運(yùn)算需求。在這個(gè)關(guān)鍵時(shí)期，利用 1T1R 組件數(shù)組的仿生特性與邏輯運(yùn)算，拓展組件在智能運(yùn)算的發(fā)展與實(shí)際運(yùn)用價(jià)值已顯而易見(jiàn) (圖三十五)。

圖三十三　新興內(nèi)存技術(shù)所影響的諸多產(chǎn)業(yè)鏈[45]

圖三十四　相關(guān)半導(dǎo)體大廠對(duì) RRAM 的開(kāi)發(fā) Roadmap[45]

圖三十五　基于 1T1R 組件數(shù)組架構(gòu)基礎(chǔ)上實(shí)現(xiàn)智能運(yùn)算功能[38]

內(nèi)存在整個(gè)半導(dǎo)體產(chǎn)業(yè)中占據(jù)極重要的地位，目前全球內(nèi)存市場(chǎng)仍是以 DRAM 與 NAND Flash 為主流，其在內(nèi)存應(yīng)用領(lǐng)域的占比超過(guò) 90%。然而，近年來(lái)隨著半導(dǎo)體產(chǎn)業(yè)持續(xù)朝更小的技術(shù)節(jié)點(diǎn)邁進(jìn)，DRAM 與 NAND Flash 嚴(yán)重面臨到尺寸微縮挑戰(zhàn)，DRAM 目前已接近微縮極限、而 NAND Flash 則全力朝 3D 架構(gòu)轉(zhuǎn)型；除此之外，此兩者在高速運(yùn)算的進(jìn)階應(yīng)用上也遭遇到阻礙。在人工智能、物聯(lián)網(wǎng)、5G 強(qiáng)勢(shì)崛起的數(shù)字時(shí)代下，數(shù)據(jù)處理需求量暴增，半導(dǎo)體業(yè)者皆加大對(duì)新興內(nèi)存技術(shù)的研發(fā)與投資力道，開(kāi)始尋求成本更佳、速度更快、效能更好的儲(chǔ)存解決方案。?

目前已開(kāi)發(fā)的次世代內(nèi)存例如 FRAM、PRAM、MRAM、及 RRAM 等，無(wú)論是在尺寸縮微、操作能耗、讀寫速度、運(yùn)作次數(shù)等方面，皆完勝現(xiàn)今穩(wěn)固的 DRAM 及 NAND Flash 存儲(chǔ)架構(gòu)。與 DRAM 相比，其可以降低至少 20％ 的功耗，并且由于它們都可以在不擦除資料的情況下直接覆蓋舊數(shù)據(jù)，此可節(jié)省閃存 (Flash Memory) 所需的高擦除能耗、及因擦除數(shù)據(jù)導(dǎo)致的時(shí)間延遲，并減少或消除了其對(duì)電荷泵的需求。而所有新內(nèi)存技術(shù)都能夠?qū)τ趦?chǔ)存地址的數(shù)據(jù)隨機(jī)存取，也無(wú)須如目前內(nèi)存的架構(gòu)作法，采用個(gè)別保留兩個(gè)數(shù)據(jù)副本在閃存及 DRAM 的動(dòng)作來(lái)實(shí)現(xiàn)單次存取目的。上述這些功能特點(diǎn)，都將帶來(lái)顯著的功率節(jié)省以及性能提升效果。此外，新興內(nèi)存技術(shù)也具有實(shí)現(xiàn)芯片內(nèi)嵌設(shè)計(jì)的潛力，可將邏輯 IC 與內(nèi)存組件整合在同一顆芯片中。這樣的設(shè)計(jì)不僅可以達(dá)成最佳的傳輸性能，同時(shí)也縮小了芯片體積。以單一芯片就能達(dá)成運(yùn)算與儲(chǔ)存的功能，這對(duì)于物聯(lián)網(wǎng)或人工智能裝置、經(jīng)常需要大量數(shù)據(jù)運(yùn)算與數(shù)據(jù)儲(chǔ)存來(lái)說(shuō)，非常具有吸引力。?

然而，盡管有許多新興的存儲(chǔ)組件技術(shù)已經(jīng)研發(fā)出來(lái)，但在這競(jìng)爭(zhēng)激烈的規(guī)模產(chǎn)業(yè)中，只有極少數(shù)有機(jī)會(huì)成功。就目前次世代內(nèi)存的發(fā)展現(xiàn)況來(lái)看，仍沒(méi)有一種新型內(nèi)存速度可以像 SRAM 及 DRAM 那樣快。并且，在未來(lái)幾年之內(nèi)，也沒(méi)有任何一款設(shè)計(jì)架構(gòu)可以在成本上與 NAND Flash 競(jìng)爭(zhēng)。在具有經(jīng)濟(jì)規(guī)模的供需基礎(chǔ)下，NAND Flash 制造價(jià)格非常便宜，此將致使多數(shù)芯片供貨商愿意接受閃存復(fù)雜的寫入過(guò)程與高耗能代價(jià)來(lái)?yè)Q取低成本優(yōu)勢(shì)，以滿足消費(fèi)者的期望。因此，如何在低成本前提下來(lái)實(shí)現(xiàn)小尺寸、高計(jì)算能力、以及超低功耗等目標(biāo)，將是次世代內(nèi)存在激烈的市場(chǎng)競(jìng)爭(zhēng)中勝出之關(guān)鍵。?

「電阻式內(nèi)存」目前是取代現(xiàn)有內(nèi)存應(yīng)用技術(shù)最具吸引力的方案。相對(duì)于其它新興存儲(chǔ)技術(shù)而言，電阻式內(nèi)存除了在功耗與速度方面有相當(dāng)?shù)膬?yōu)勢(shì)之外，由于其結(jié)構(gòu)特別簡(jiǎn)單，而電阻材料也可采用半導(dǎo)體工藝通用的二元金屬氧化物例如二氧化鈦、氧化鉿、氧化鎳等來(lái)制作，因此也能具有低成本的產(chǎn)品特點(diǎn)。根據(jù)市調(diào)機(jī)構(gòu) GII 預(yù)測(cè)，全球電阻式內(nèi)存市場(chǎng)自 2018 至 2023 年期間成長(zhǎng)率 CAGR 將高達(dá) 29.9％。就市場(chǎng)投入的情形來(lái)看，晶圓代工大廠臺(tái)積電和三星的競(jìng)爭(zhēng)，近年來(lái)由邏輯芯片快速擴(kuò)及到內(nèi)存市場(chǎng)，兩家公司皆將電阻式內(nèi)存列為重點(diǎn)技術(shù)開(kāi)發(fā)目標(biāo)。而半導(dǎo)體設(shè)備大廠美商應(yīng)用材料公司 (Applied Materials Inc.) 也于 2019 年發(fā)布其 Endura Impulse PVD 平臺(tái)，可精確沉積并控制電阻式內(nèi)存中使用的多種材料。此外，2020 年初電阻式內(nèi)存制造商 Crossbar 和其他幾家公司也共同成立了一個(gè)名為 SCAiLE 的 AI 聯(lián)盟，致力于提供高速且節(jié)能的 AI 平臺(tái)。該聯(lián)盟的主要工作是將電阻式內(nèi)存、先進(jìn)的計(jì)算器硬件、以及優(yōu)化的神經(jīng)網(wǎng)絡(luò)算法作結(jié)合，用以提供低功耗的智慧運(yùn)算解決方案。隨著眾多半導(dǎo)體廠及設(shè)備供貨商相繼投入推動(dòng)，相信電阻式內(nèi)存勢(shì)必會(huì)快速崛起，成為次世代內(nèi)存的市場(chǎng)主流技術(shù)。?

本篇文章針對(duì)電阻式內(nèi)存的技術(shù)架構(gòu)及其應(yīng)用提供了全面性介紹，同時(shí)也清楚闡述了該組件運(yùn)作時(shí)電阻非線性變化的物理機(jī)制，可有效幫助讀者快速地學(xué)習(xí)了解此最具市場(chǎng)潛力的前瞻技術(shù)。成大王永和教授的研究領(lǐng)域十分廣泛，包括半導(dǎo)體組件及物理、微波集成電路、以及光電組件等，其團(tuán)隊(duì)發(fā)表的學(xué)術(shù)期刊及會(huì)議論文超過(guò) 400 篇、獲證的相關(guān)專利超過(guò) 100 件。此外，王教授于 2007 年至 2020 年期間，曾先后擔(dān)任中國(guó)臺(tái)灣重要科研單位副院長(zhǎng)及院長(zhǎng)，對(duì)于建構(gòu)臺(tái)灣地區(qū)的研發(fā)平臺(tái)、支持學(xué)術(shù)研究、推動(dòng)前瞻科技、及培育科技人才等，也都有極大的貢獻(xiàn)。

總結(jié)

內(nèi)存在整個(gè)半導(dǎo)體產(chǎn)業(yè)中占據(jù)極重要的地位，目前全球內(nèi)存市場(chǎng)仍是以 DRAM 與 NAND Flash 為主流，其在內(nèi)存應(yīng)用領(lǐng)域的占比超過(guò) 90%。然而，近年來(lái)隨著半導(dǎo)體產(chǎn)業(yè)持續(xù)朝更小的技術(shù)節(jié)點(diǎn)邁進(jìn)，DRAM 與 NAND Flash 嚴(yán)重面臨到尺寸微縮挑戰(zhàn)，DRAM 目前已接近微縮極限、而 NAND Flash 則全力朝 3D 架構(gòu)轉(zhuǎn)型；除此之外，此兩者在高速運(yùn)算的進(jìn)階應(yīng)用上也遭遇到阻礙。在人工智能、物聯(lián)網(wǎng)、5G 強(qiáng)勢(shì)崛起的數(shù)字時(shí)代下，數(shù)據(jù)處理需求量暴增，半導(dǎo)體業(yè)者皆加大對(duì)新興內(nèi)存技術(shù)的研發(fā)與投資力道，開(kāi)始尋求成本更佳、速度更快、效能更好的儲(chǔ)存解決方案。?

目前已開(kāi)發(fā)的次世代內(nèi)存例如 FRAM、PRAM、MRAM、及 RRAM 等，無(wú)論是在尺寸縮微、操作能耗、讀寫速度、運(yùn)作次數(shù)等方面，皆完勝現(xiàn)今穩(wěn)固的 DRAM 及 NAND Flash 存儲(chǔ)架構(gòu)。與 DRAM 相比，其可以降低至少 20％ 的功耗，并且由于它們都可以在不擦除資料的情況下直接覆蓋舊數(shù)據(jù)，此可節(jié)省閃存 (Flash Memory) 所需的高擦除能耗、及因擦除數(shù)據(jù)導(dǎo)致的時(shí)間延遲，并減少或消除了其對(duì)電荷泵的需求。而所有新內(nèi)存技術(shù)都能夠?qū)τ趦?chǔ)存地址的數(shù)據(jù)隨機(jī)存取，也無(wú)須如目前內(nèi)存的架構(gòu)作法，采用個(gè)別保留兩個(gè)數(shù)據(jù)副本在閃存及 DRAM 的動(dòng)作來(lái)實(shí)現(xiàn)單次存取目的。上述這些功能特點(diǎn)，都將帶來(lái)顯著的功率節(jié)省以及性能提升效果。此外，新興內(nèi)存技術(shù)也具有實(shí)現(xiàn)芯片內(nèi)嵌設(shè)計(jì)的潛力，可將邏輯 IC 與內(nèi)存組件整合在同一顆芯片中。這樣的設(shè)計(jì)不僅可以達(dá)成最佳的傳輸性能，同時(shí)也縮小了芯片體積。以單一芯片就能達(dá)成運(yùn)算與儲(chǔ)存的功能，這對(duì)于物聯(lián)網(wǎng)或人工智能裝置、經(jīng)常需要大量數(shù)據(jù)運(yùn)算與數(shù)據(jù)儲(chǔ)存來(lái)說(shuō)，非常具有吸引力。?

然而，盡管有許多新興的存儲(chǔ)組件技術(shù)已經(jīng)研發(fā)出來(lái)，但在這競(jìng)爭(zhēng)激烈的規(guī)模產(chǎn)業(yè)中，只有極少數(shù)有機(jī)會(huì)成功。就目前次世代內(nèi)存的發(fā)展現(xiàn)況來(lái)看，仍沒(méi)有一種新型內(nèi)存速度可以像 SRAM 及 DRAM 那樣快。并且，在未來(lái)幾年之內(nèi)，也沒(méi)有任何一款設(shè)計(jì)架構(gòu)可以在成本上與 NAND Flash 競(jìng)爭(zhēng)。在具有經(jīng)濟(jì)規(guī)模的供需基礎(chǔ)下，NAND Flash 制造價(jià)格非常便宜，此將致使多數(shù)芯片供貨商愿意接受閃存復(fù)雜的寫入過(guò)程與高耗能代價(jià)來(lái)?yè)Q取低成本優(yōu)勢(shì)，以滿足消費(fèi)者的期望。因此，如何在低成本前提下來(lái)實(shí)現(xiàn)小尺寸、高計(jì)算能力、以及超低功耗等目標(biāo)，將是次世代內(nèi)存在激烈的市場(chǎng)競(jìng)爭(zhēng)中勝出之關(guān)鍵。?

「電阻式內(nèi)存」目前是取代現(xiàn)有內(nèi)存應(yīng)用技術(shù)最具吸引力的方案。相對(duì)于其它新興存儲(chǔ)技術(shù)而言，電阻式內(nèi)存除了在功耗與速度方面有相當(dāng)?shù)膬?yōu)勢(shì)之外，由于其結(jié)構(gòu)特別簡(jiǎn)單，而電阻材料也可采用半導(dǎo)體工藝通用的二元金屬氧化物例如二氧化鈦、氧化鉿、氧化鎳等來(lái)制作，因此也能具有低成本的產(chǎn)品特點(diǎn)。根據(jù)市調(diào)機(jī)構(gòu) GII 預(yù)測(cè)，全球電阻式內(nèi)存市場(chǎng)自 2018 至 2023 年期間成長(zhǎng)率 CAGR 將高達(dá) 29.9％。就市場(chǎng)投入的情形來(lái)看，晶圓代工大廠臺(tái)積電和三星的競(jìng)爭(zhēng)，近年來(lái)由邏輯芯片快速擴(kuò)及到內(nèi)存市場(chǎng)，兩家公司皆將電阻式內(nèi)存列為重點(diǎn)技術(shù)開(kāi)發(fā)目標(biāo)。而半導(dǎo)體設(shè)備大廠美商應(yīng)用材料公司 (Applied Materials Inc.) 也于 2019 年發(fā)布其 Endura Impulse PVD 平臺(tái)，可精確沉積并控制電阻式內(nèi)存中使用的多種材料。此外，2020 年初電阻式內(nèi)存制造商 Crossbar 和其他幾家公司也共同成立了一個(gè)名為 SCAiLE 的 AI 聯(lián)盟，致力于提供高速且節(jié)能的 AI 平臺(tái)。該聯(lián)盟的主要工作是將電阻式內(nèi)存、先進(jìn)的計(jì)算器硬件、以及優(yōu)化的神經(jīng)網(wǎng)絡(luò)算法作結(jié)合，用以提供低功耗的智慧運(yùn)算解決方案。隨著眾多半導(dǎo)體廠及設(shè)備供貨商相繼投入推動(dòng)，相信電阻式內(nèi)存勢(shì)必會(huì)快速崛起，成為次世代內(nèi)存的市場(chǎng)主流技術(shù)。?

本篇文章針對(duì)電阻式內(nèi)存的技術(shù)架構(gòu)及其應(yīng)用提供了全面性介紹，同時(shí)也清楚闡述了該組件運(yùn)作時(shí)電阻非線性變化的物理機(jī)制，可有效幫助讀者快速地學(xué)習(xí)了解此最具市場(chǎng)潛力的前瞻技術(shù)。成大王永和教授的研究領(lǐng)域十分廣泛，包括半導(dǎo)體組件及物理、微波集成電路、以及光電組件等，其團(tuán)隊(duì)發(fā)表的學(xué)術(shù)期刊及會(huì)議論文超過(guò) 400 篇、獲證的相關(guān)專利超過(guò) 100 件。此外，王教授于 2007 年至 2020 年期間，曾先后擔(dān)任中國(guó)臺(tái)灣重要科研單位副院長(zhǎng)及院長(zhǎng)，對(duì)于建構(gòu)臺(tái)灣地區(qū)的研發(fā)平臺(tái)、支持學(xué)術(shù)研究、推動(dòng)前瞻科技、及培育科技人才等，也都有極大的貢獻(xiàn)。

審核編輯：黃飛