閃存設備

閃存設備的內部結構包含芯片、芯片控制器、存儲處理器、緩存、控制器內存以及接口。目前主流的接口包括 UFS、SATA、PCIe 等

閃存內部結構

閃存存儲系統

考慮的問題：

1. 傳統的數據庫設計是否適用高速的 SSD 呢？固態存儲數據庫設計

2. 傳統的文件系統設計是否能夠高效管理 SSD 呢？固態存儲文件系統（F2FS）

3. 傳統的調度器是否能夠充分利用 SSD 呢？固態存儲調度器（多隊列）

4. 傳統的系統架構是否適合 SSD 呢？固態存儲系統存儲架構

并行優化設計

接著，石亮教授介紹了團隊研究的三份工作：1）基于閃存訪問沖突最小化的并行優化設計

2）基于芯片空閑時間的垃圾回收導致訪問沖突優化策略

3）基于閃存系統并行性最大化的性能優化設計

基于閃存訪問沖突最小化的并行優化設計

Exploiting Parallelism in I/O Scheduling for Access Conflict Minimization in Flash-based Solid State Drives

問題：介紹閃存中存在的芯片利用率嚴重偏低問題，也就是閃存芯片同時被訪問的數量不高，這主要是由 I/O 請求之間的訪問沖突引起的。

方案：石亮教授介紹了團隊發表的一篇論文中的解決方案 Parallel Issue Queue（PIQ），旨在通過調度的方式最大程度地減少 I/O 請求之間的訪問沖突。

PIQ 將沒有沖突的 I/O 請求調度到同一批次中，將有沖突的 I / O 請求調度到不同的批次中。因此，通過利用 SSD 的并行性，可以同時滿足一批中的多個 I/O 請求。

基于芯片空閑時間的垃圾回收導致訪問沖突優化策略

Exploiting Chip Idleness for Minimized Garbage Collection Induced Chip Access Conflict on Solid State Drives

問題：由于閃存的非就地更新特征，內部將頻繁執行垃圾回收操作來回收無效頁面，當頻繁觸發內部活動時，主機 I/O 性能將因它們之間的訪問沖突而受到嚴重影響。

方案：為了改善垃圾回收產生的訪問沖突引起的性能下降問題，石亮教授介紹了論文中的解決方法，提出了一種新的訪問沖突最小化方案。介紹通過利用 SSD 的多個芯片的空閑時間來調度內部活動引發的操作，以最大程度地減少訪問沖突。

該方法通過兩個步驟實現：首先，將內部活動訪問的數據讀取到控制器；其次，通過在內部活動期間利用空閑芯片，將內部活動訪問的數據寫回到這些空閑芯片。

基于閃存系統并行性最大化的性能優化設計

Parallel all the time：Plane level parallelism exploration for high performance solid state drives

問題：閃存由多級并行性組成，包括 channel，chip，die 和 plane。在這些并行級別中，plane 級并行性具有最嚴格的限制。只能并行處理在不同 plane 中訪問相同地址的相同類型的操作。plane 級并行性還沒有得到很好的利用，應該進一步改善。

方案：在這項工作中，石亮教授介紹了一個從 plane 到 die 的并行優化方法，以通過智能地滿足嚴格的限制來利用 plane 級并行性。