淺談集成電路制造類EDA工具

　　全球EDA市場現狀

　　2019 年以來，美國對我國國內高科技企業的制裁力度不斷加大，數次提高對國內部分高科技企業的限制級別，尤其在集成電路和 EDA 工具領域體現的較為明顯。例如，2019 年 EDA 三巨頭終止了與華為海思的合作，為國產芯片的發展蒙上了一層陰影。

　　目前，全球EDA市場主要被新思科技（Synopsys）、楷登電子（Cadence）和西門子EDA（Siemens EDA）三大巨壟斷，這三大巨頭占據了全球EDA市場78%的市場份額。而在國內市場，2018-2020 年中國國產 EDA 工具在國內市場銷售份額分別為 6.2%、8.3%、11.5%，盡管市占率逐步提高，但仍處于較低水平，可見海外廠商依舊占據絕對優勢。

　　在此背景之下，國內集成電路設計及制造企業開始尋求實現 EDA 工具軟件的進口替代。國內 EDA 廠商也迎來了巨大的發展機遇。

　　EDA是芯片設計的工具

　　EDA（Electronic Design Automation，電子設計自動化）是指利用計算機軟件完成大規模集成電路的設計、仿真、驗證等流程的設計方式，融合了圖形學、計算數學、微電子學，拓撲邏輯學、材料學及人工智能等技術。隨著集成電路產業的發展，設計規模越來越大，制造工藝越來越復雜，設計師依靠手工難以完成相關工作，必須依靠 EDA 工具完成電路設計、版圖設計、版圖驗證、性能分析等工作。EDA 軟件作為集成電路領域的上游基礎工具，貫穿于集成電路設計、制造、封測等環節，是集成電路產業的戰略基礎支柱之一。

　　EDA 作為集成電路設計的基礎工具，大致經歷了四個發展階段，目前已在計算機、通信、航天航空等領域發揮著重要作用。在 20 世紀 70 年代，由于當時電路集成度不高，設計人員可以依靠手工完成電路圖的輸入、布局和布線。但隨著集成電路產業的快速發展，面對現今已達萬億門級的集成度，再憑手工完成電路設計已具有極高的難度。在此期間，EDA 從一開始的通用 CAD 輔助電子設計，逐步走上了專業化、商業化的道路，EDA 技術上也不斷實現突破，軟件工具功能愈發強大。

　　EDA 主要對現代集成電路設計和制造環節形成支撐。一個完整的集成電路設計和制造流程主要包括工藝平臺開發、集成電路設計和集成電路制造三個階段，而這三個階段均需要對應的 EDA 工具作為支撐，包括用于支撐工藝平臺開發和集成電路制造兩個階段的制造類 EDA 工具以及支撐集成電路設計階段的設計類 EDA 工具。

　　同時，EDA 是連接設計和制造兩個環節的紐帶和橋梁，如集成電路設計企業需通過加載晶圓廠提供的特定工藝平臺的 PDK（或 IP 和標準單元庫），獲取電路設計所需的必要信息和數據，進而開展設計工作，而 PDK 的生成及驗證環節是需要 EDA 支撐的。

　　根據 EDA 工具使用階段可以分為集成電路制造類 EDA 工具和集成電路設計類 EDA 工具兩個主要大類。制造類 EDA 工具主要用于集成電路制造的工藝平臺開發階段及晶圓生產階段，以此可進一步劃分為兩類 EDA；設計類 EDA 工具主要用于集成電路的設計階段，按電路類型進一步可劃分為數字集成電路 EDA 和模擬集成電路 EDA 兩大類。

　　（1）集成電路制造類 EDA 工具：主要指晶圓廠（包括晶圓代工廠、IDM 的制造部門等）在工藝平臺開發階段和晶圓生產階段使用的，用于支撐其完成半導體器件/制造工藝開發、器件建模和PDK、集成電路制造等環節的 EDA 工具。該等工具能夠幫助晶圓廠完成半導體器件和制造工藝的設計，建立半導體器件的模型并通過 PDK 或建立 IP 和標準單元庫等方式提供給集成電路設計企業，并在后續根據物理實現后的設計文件完成制造時，優化制造流程，提高量產良率。

　　（2）集成電路設計類 EDA 工具：根據集成電路處理的信號不同，可分為數字集成電路設計類 EDA 工具（數字EDA工具）和模擬集成電路設計類 EDA 工具（模擬EDA工具）。電學中，將連續變化的電壓、電流等物理量稱為模擬信號，而離散變化的電壓、電流則稱為數字信號。由于處理上述兩類不同信號的集成電路在形態、功能、設計流程及設計方法學等方面上差異較大，因此可按照模擬電路和數字電路各自在設計時所使用的 EDA 工具產品進行分類。

　　IC 設計可大致分為全定制與半定制設計，EDA 能對兩類設計流程實現全面覆蓋。

　　①半定制設計：是基于門陣列（gate-array）和標準單元（standard-cell）的，由于其成本低、周期短、芯片利用率低而適合于小批量、速度快的芯片，因此半定制設計方法一般用來設計數字電路。

　　半定制設計可以進一步分為前端設計與后端設計：

　　a、端設計又稱邏輯設計，指從輸入需求到輸出網表的過程，主要包括流程包括規格制定、詳細設計、HDL 編碼、仿真驗證、邏輯綜合、靜態時序分析、形式驗證等環節；

　　b、后端設計又稱物理設計，指從輸入網表到輸出物理版圖（GDSII 形式）的過程，包括主要流程包括可測性設計、布局規劃、時鐘樹綜合、布線、寄生參數提取、版圖物理驗證等環節。

　　②全定制設計：是指基于晶體管級，所有器件和互連版圖都用手工生成的設計方法，這種方法比較適合大批量生產、要求集成度高、速度快、面積小、功耗低的通用 IC 或 ASIC，因此全定制設計方法一般用來設計模擬電路及數模混合電路。

　　EDA是集成電路的基石

　　目前，集成電路產業鏈主要包括上游支撐層、中游制造層及下游應用層等：

　　（1）產業鏈上游為支撐層，主要包括技術服務商、軟件供應商、材料及設備供應商等。其中，技術服務商針對集成電路設計、生產、測試、封裝及技術研發等環節提供各類模塊化/專業化技術服務；軟件供應商主要從事設計工具開發、銷售和服務；材料及設備供應商提供集成電路設計和制造全過程所需的硅片、光刻膠、掩模版等原材料，以及硅片制造、晶圓制造、封測等專用設備。

　　（2）產業鏈中游為制造層，主要包括集成電路設計、生產、封裝和測試企業。其中，集成電路設計企業通過對集成電路系統、邏輯、電路和性能的研究設計，最終轉化為物理設計版圖；集成電路生產企業負責晶圓生產，利用設計版圖制作光掩模版，并以多次光刻的方法將電路圖形呈現于晶圓上，最終在晶圓表面/內部形成立體電路；集成電路封裝企業主要將加工完成的晶圓，進行切割、封塑和包裝，以保護管芯并最終形成芯片產品；集成電路測試企業主要對芯片的可靠性、穩定性等進行檢測。

　　（3）產業鏈下游包括各應用領域的系統廠商或制造商。該等企業最終將各類芯片成品集成于自身產品（如工業產品、消費電子產品、計算機相關產品、通信及周邊產品）中并投入市場。EDA 屬于集成電路產業鏈上游支撐層中的軟件工具類，是整個集成電路產業的核心環節之一。目前，EDA 工具軟件已廣泛運用于產業鏈中游的設計、生產、封裝、測試等環節。

　　EDA 對行業生產效率、產品技術水平有重要影響。從集成電路設計的角度看，設計人員必須使用EDA 工具設計幾十萬到數十億晶體管的復雜集成電路，以減少設計偏差、提高流片成功率及節省流片費用。EDA 行業的市場狀況與集成電路設計業的發展狀況緊密相關，每年 EDA 市場表現情況與設計企業營收狀況具有高度一致性。從集成電路制造的角度看，芯片制造工藝不斷演進，而新材料、新工藝相關的下一代制造封測 EDA 技術將給集成電路性能提升、尺寸縮減帶來新的發展機遇。

　　芯片/集成電路產業呈現倒金字塔狀，EDA 處于基石地位，支撐著規模龐大的數字經濟。從市場價值來看，根據賽迪智庫數據，2020 年 EDA 行業的全球市場規模超過 70 億美元，卻支撐著數十萬億規模的數字經濟。在中國這個全球規模最大、增速最快的集成電路市場，EDA 杠桿效應更大。可以想象，一旦 EDA 這一產業基礎出現問題，包括集成電路設計企業在內的全球集成電路產業必將受到重大影響，由 EDA 工具、集成電路、電子系統、數字經濟等構成的倒金字塔產業鏈結構穩定將面臨巨大挑戰。

　　EDA 技術讓更大規模的集成電路成為可能，并能極大地降低軟件設計成本。隨著現在的芯片越來越復雜，目前最常用的 SOC 的晶體管個數更是動輒就是幾億，甚至上十億，其設計的復雜度決定了必須要由 EDA 完成。

　　此外，根據加州大學圣迭戈分校 Andrew Kahng 教授在 2013 年的推測，2011 年設計一款消費級應用處理器芯片的成本約 4000 萬美元，如果不考慮 1993 年至 2009 年的EDA 技術進步，相關設計成本可能高達 77 億美元，EDA 技術進步讓設計效率提升近 200 倍。EDA工具的發展從整體上提升了芯片設計的效率，從而平抑了芯片設計的總體成本。

　　IP 是現代集成電路設計與開發工作中不可或缺的要素。IP 核（Intellectual Property Core）是指在半導體集成電路設計中那些可以重復使用的、具有自主知識產權功能的設計模塊。隨著超大規模集成電路設計、制造技術的發展，集成電路設計步入 SoC 時代，設計變得日益復雜，利用預先設計、驗證好的功能模塊就可大幅提升設計效率。以 IP 復用、軟硬件協同設計和超深亞微米/納米級設計為技術支撐的 SoC 已成為當今超大規模集成電路的主流方向，當前國際上絕大部分 SoC 都是基于多種不同 IP 組合進行設計的。

　　EDA 公司同樣具備為下游客戶提供豐富 IP 方案的能力。EDA 公司下游客戶包括眾多的設計公司，為了提高設計效率，他們無需對芯片每個細節進行設計，通過購買 IP 方案就可以實現某個特定功能，而如何選擇 IP 方案就成為了關鍵。

　　與 EDA 的生態類似，客戶往往會成熟可靠的 IP 方案以及IP 供應商，客戶粘性較大。若 EDA 公司將 IP 授權與 EDA 銷售捆綁在一起，就不僅能為客戶提供更加完整高效的芯片設計方案，還能提升客戶粘性與品牌競爭力，進一步推動 EDA 與 IP 生態的完善。