在PCB設計中，高速電路的布局布線和質量分析無疑是工程師們討論的焦點。尤其是如今的電路工作頻率越來越高，例如一般的數字信號處理(DSP)電路板應用頻率在150－200MHz是很常見的，CPU板在實際應用中達到500MHz以上已經不足為奇，在通信行業中Ghz電路的設計已經十分普及。所有這些PCB板的設計，往往是采用多層板技術來實現。在多層板設計中不可避免地為采用電源層的設計技術。而在電源層設計中，往往由于多種類的電源混合應用而使得設計變為十分復雜。

那么縈繞在PCB工程師中的難題有哪些？?PCB的層數如何定義？包括采用多少層？各個層的內容如何安排最合理？如應該有幾層地，信號層和地層如何交替排列等等。

如何設計多種類的電源分塊系統？如3.3V, 2.5V, 5V, 12V 等等。電源層的合理分割和共地問題是PCB是否穩定的一個十分重要的因素。

如何設計去耦電容？利用去耦電容來消除開關噪聲是常用的手段，但如何確定其電容量？電容放置在什么位置？什么時候采用什么類型的電容等等。

如何消除地彈噪聲？地彈噪聲是如何影響和干擾有用信號的？回路（Return Path）噪聲如何消除？很多情況下，回路設計不合理是電路不工作的關鍵，而回路設計往往是工程師最覺得束手無策的工作。

如何合理設計電流的分配？尤其是地電層中電流的分配設計十分困難，而總電流在PCB板中的分配如果不均勻，會直接明顯地影響PCB板的不穩定工作。

另外還有一些常見的如上沖，下沖，振鈴(振蕩)，時延，阻抗匹配，毛刺等等有關信號的奇變問題，但這些問題和上述問題是不可分割的。它們之間是因果關系。

總的來說，設計好一個高質量的高速PCB板，應該從信號完整性(SI---Signal Integrity)和電源完整性(PI---Power Integrity )兩個方面來考慮。盡管比較直接的結果是從信號完整性上表現出來的，但究其成因，我們絕不能忽略了電源完整性的設計。因為電源完整性直接影響最終PCB板的信號完整性。

有一個十分大的誤區存在于PCB工程師中間，尤其是那些曾經使用傳統EDA工具來進行高速PCB設計的工程師。有很多工程師曾經問過我們：“為什么用EDA具的SI信號完整性工具分析出來的結果和我們用儀器實際測試的結果不一致，而且往往是分析的結果比較理想？”其實這個問題很簡單。 引起這個問題的原因是：一方面是EDA廠商的技術人員沒有解釋清楚；另一方面是PCB設計人員的對仿真結果的理解問題。我們知道，目前中國市場上使用比較多的EDA工具主要是SI（信號完整性）分析工具，SI 是在不考慮電源的影響下基于布線和器件模型而進行的分析，而且大多數連模擬器件也不考慮（假定是理想的），可想而知，這樣的分析結果和實際結果肯定是有誤差的。因為大多數情況下， PCB板中電源完整性的影響比SI更加嚴重。

目前，雖然有些EDA廠商也已經部分的提供PI（電源完整性）的分析功能，但由于它們的分析功能和SI（信號完整性）完全分開進行， 用戶依然沒有辦法看到和實際測試結果接近的分析報告。PI 和 SI 是密切關聯的。而且很多情況下，影響信號奇變的主要原因是電源系統。 例如，去耦電容沒有設計好，地層設計不合理，回路影響很嚴重，電流分配不均勻，地彈噪聲太大等等。

作為PCB設計工程師，其實很希望看到接近于實際結果的分析報告，那樣就便于校正和排除故障，做到真正意義上的仿真設計的效果。SPI 工具的出現使得上述的討論變為可能。SPI的英文縮寫是 Signal-Power Integrity, 顧名思義， 它是將SI 信號完整性和PI 電源完整性集成于一體的分析工具。使得 SI 和PI 從此不再孤立進行。

APSIM-SPI 是行業中第一家， 也是唯一一家將信號完整性和電源完整性結合于一起的產品。有了SPI工具，PCB工程師可以從此比較真實的從仿真波形中觀察到和用儀器實際測試十分接近的波形。也就是說，從此理論設計和實際測試就有可比性了。

以往的SI功能是在假設電源層等是理想狀態下的孤立的分析。雖然有很大的輔助作用，但沒有整體效果，用戶也很難簡單地根據SI分析結果來排除錯誤。作一個假設，如果一塊PCB板，由于它的VCC和GROUND線布得很細，此時電路自然不工作。用示波器等儀表也很容易發現信號發生奇變很嚴重。但這種很容易想象的設計，如果用一般的SI分析工具，就無法仿真出信號的奇變情況。這時的情況是，盡管仿真結果的波形很完整，沒有奇變，但實際是已經奇變到了不工作的地步。所以有工程師曾經質問：“為什么當我們將PCB板中電源線和地線布得無論多么多么窄， SI仿真中的信號波形都沒有變化？”， 原因就是SI仿真中沒有考慮你的PI， 也就是說沒有考慮你的電源線和地線。而要解決這個問題， 唯一的辦法就是采用SPI工具。SPI 在進行SI信號完整性分析是充分考慮地電層，包括信號層中的地電線，以及大面積地信號填充等。而這些地電層的不穩定信號或干擾將完全的疊加到SI的仿真結果中去。這樣才能仿真真正的實際工作效果，當然其最終結果也就接近了實際測試結果。便于工程師直觀考慮和校正。

APSIM－SPI 為了實現SI 和PI 的有機結合，無論從內部模型、計算方法、用戶界面、分析功能以及仿真機理等都作了重大調整。目的是使用戶使用依然方便的前提下保證SPI功能的完美性。比如在RLGC建模和分布參數提取時，SPI 的RLGC參數提取就要比以前單純的SI 參數提取要復雜的多。因為在SPI 中要必須充分的考慮地電層的寄生參數，以及地電層和信號線之間的連接關系。

APSIM－SPI 在進行信號奇變分析時將充分考慮地電層的影響。因為SPI在建模時將地電層的寄生參數模型和信號布線的參數模型，以及器件IBIS或SPICE模型一起綜合考慮。因此無論你設計中的去耦電容、濾波電容、端子電阻等模擬部件還是電路在工作產生的SSO開關噪聲、地彈噪聲等等都將一起反應在最終的仿真結果波形上。

利用APSIM公司的SPI工具，PCB工程師在設計PCB板時就可以直觀地觀察信號的奇變情況，并進行及時的調整。如當發現自己的地線布得不夠寬時，信號會有噪聲，甚至變形，這時你就可以調整地線寬度，直到滿意為至。而以往地線終究應該布多寬？工程師們只有憑經驗去調試，沒有任何工具可以輔助它們進行設計指導。而如果地線布得不好，則引起PCB板不工作的概率將十分大。但如今的PCB板如此之復雜，不僅僅是地線寬度的問題， 還應該包括地平面填充、多層地平面設計、尤其是地平面的分割技術處理等等， 對不同的頻率要用不同的處理方法。 如果光憑有限的經驗肯定是不能滿足設計要求的。現在借助于APSIM－SPI， PCB工程師就可以很方便地知道他的地平面、地線系統設計是否合理及有效。

例如：當設計多層板時，很多工程師在要考慮每一層如何安排時經常不知是先放信號層還是先放地層？是信號層和地層交替放還是集中放？現在工程師可以根據SPI的仿真結果， 清楚地得到是哪一種方法效果最好。
再如：當在地線層上有多個電源時，如3.3V的地,、2.5V的地、5V的地等，如何進行分割處理？以往工程師只能憑有限的經驗，而且也只能從邊界劃分去簡單考慮合理性。如果這方面設計不合理，其后果是可想而知的，相信工程師們是有很深的體會的。但由于地層往往在PCB 板的中間層，因為物理上根本接觸不到，調試是就很難進行修改。而事實上，在進行多電源地層設計時，不光要考慮各個地域之間的邊界問題，還要考慮濾波問題、共地問題等等。 有了SPI工具，工程師就可以很方便的進行多電源地域分割的合理設計了。如果不合理， 那么仿真時信號就會變形，這在以前是根本做不到的。

在處理地彈噪聲和SSO開關噪聲時，大家知道這方面噪聲的嚴重性（在EDA中， 這方面的噪聲歸納于PI電源完整性分析范圍）， 尤其是高速PCB， 經常遇到工作狀態不穩定， 其實很可能是由于開關噪聲或者是地彈噪聲所引起的。工程師們也一定知道一些簡單的處理辦法。 但從定量的角度考慮時，就很復雜了。例如：一種簡單的消除SSO開關噪聲的有效方法是在電源和地之間加濾波電容， 常用的方法是加一些不同質量和類型的電解電容，工程師一定很容易定量確定這些電容的最大電壓，（只要根據PCB 板的工作電壓就可以進行計算 ），但如何定量確定這些電容的容量，（電容值）往往是只有憑經驗了，或者是參考其它電路的設計。因為要靠理論去計算將是十分困難的。 尤其是現在的PCB 板電路如此復雜就更加不容易靠手工計算了。電容的放置位置也是不容易確定的因素之一。但這些電解電容的放置位置和它所起的濾波效果將密切相關。（常見的方法是放置在PCB板的電源入口處）。

現在利用APSIM－SPI工具，工程師就可以很方便地來設計和驗證這些濾波電容的效果了。并且有效的確定這些電容的放置位置和它們的電容值。多余的電容堅決不要，應該有的電容一定不能少！
APSIM－SPI還有很多有關信號奇變和仿真設計方面的特點。我們相信，現在的高速PCB板設計必須采用先進的輔助手段來進行，SPI結合了多年來的設計經驗，集合了先進的SI和PI分析技術，直接真實地仿真PCB板的具體工作狀態，更加接近于實際測試結果。SPI提供了全新的調試平臺，使得多年來一直憑經驗設計的方法過渡到仿真環境中。大大的提高了高速PCB的一次設計成功率。SPI在業界已經逐步成為高速PCB 設計工程師最受歡迎，最必須的設計分析工具。SPI和業界其它PCB設計工具密切配合使用。 如Mentor Graphics, Cadence,　PADS, Protel。