關(guān)于電源PCB布局、布線、調(diào)試問(wèn)題，作為電子行業(yè)的從業(yè)人，心中定然都有自己的一套操作習(xí)慣。別的不提，在今天的開(kāi)篇，先說(shuō)一說(shuō)今晚的直播課堂中，Lorry老師的一些總結(jié)和建議。

Lorry老師著重強(qiáng)調(diào)，電源工程師必須與PCB Layout工程師緊密合作以應(yīng)對(duì)極具挑戰(zhàn)的電源設(shè)計(jì)，一味蠻干并非解決事情的最好方法。

在電源設(shè)計(jì)中，還需注意一下幾點(diǎn)：

在系統(tǒng)設(shè)計(jì)布局規(guī)劃上，電源電路應(yīng)該盡可能靠近負(fù)載電路

散熱回路應(yīng)該盡可能靠近電源電路以減少熱阻

選擇正確的板層數(shù)量和銅厚

在有散熱對(duì)流的板上，注意大尺寸的被動(dòng)器件（電感，大電容）布局

不要阻礙芯片和MOSFET的空氣對(duì)流

在板層堆疊問(wèn)題和電路板布局及走線問(wèn)題中，Lorry老師主要采用優(yōu)劣對(duì)比的方式講解，有對(duì)比更易掌握優(yōu)先方式。

板層堆疊問(wèn)題

哪一種板層堆疊設(shè)計(jì)最優(yōu)？

?? 阻抗基準(zhǔn)：

通常選擇直流電源或地平面作為交流參考平面。

?? 一個(gè)基本的準(zhǔn)則：

一般情況下，不應(yīng)分割多層PCB設(shè)計(jì)的參考平面。

電路板布局及走線

小信號(hào)走線不得不在參考層走線

請(qǐng)選擇對(duì)阻抗影響最小的走線而非橫跨走線以降低電源參考層的阻抗

功率器件鋪銅盡可能寬、短

層間連接用多個(gè)過(guò)孔降低阻抗

功率元件焊盤(pán)與銅箔的連接禁止用很細(xì)的走線或者十字連接

盡可能降低走線的阻抗

銅厚和寬度計(jì)算

本部分主要涉及計(jì)算的公式，配以一個(gè)示例，理解起來(lái)也更容易些！

?? Copper resistivity (Ohm/cm)：（銅電阻率）

?? Resistance of copper（銅電阻）：

? 范例：

? 總結(jié)與建議：

0.5 Oz銅厚 =0.7mil=17.78uM

1.0 Oz 銅厚=1.4mil=35.56uM

2.0 Oz 銅厚=2.8mil=71.12uM

4.0 Oz 銅厚=5.6mil=142.24uM

對(duì)于所有功率系統(tǒng)設(shè)計(jì)， 推薦使用2OZ甚至更厚的銅厚

BUCK電路布局及走線

找到連續(xù)電流和斷續(xù)電流的回路

特別注意使得流過(guò)脈沖電流的回路面積最小，dV/dt的開(kāi)關(guān)點(diǎn)與其他線路隔開(kāi)

BOOST電路布局及走線

輸出側(cè)的脈沖電流回路所圍的區(qū)域應(yīng)盡可能小

走線注意事項(xiàng)

?? 最敏感的走線

電流采樣(Sense+/-), 誤差放大器輸入引腳(Vfb), 誤差放大器輸出引腳(ITH or VComp), SGND

-Sense+ / - 盡量成對(duì)走線，或走差分線?

走線空間盡量小，濾波電容靠近芯片引腳，濾波電阻靠近濾波電容。

-其他敏感信號(hào)遠(yuǎn)離噪聲大的走線

?? 比較敏感的走線

遠(yuǎn)端輸出電壓偵測(cè)運(yùn)放的輸入／輸出 (Vos+/-, Diffout), 同步脈沖輸入端 (PLLFTR), 同步脈沖輸出端 (CLKOUT)

-同步脈沖輸出端 (CLKOUT) 是一個(gè)敏感信號(hào)，同時(shí)也是噪聲較高的信號(hào)，與其他的小信號(hào)走線分開(kāi)。

?? 噪聲最大的走線?

SW, TG, BOOST, BG?

-與其他的敏感走線分開(kāi)

-在相鄰的兩層上避免SW鋪銅與敏感走線重疊

-SW和TG走線盡量近的走線或差分線，以降低回路的阻抗

?? 功率部分

-功率器件擺放

-鋪銅規(guī)劃

-找出有電流斷續(xù)的回路

-去耦電容距離MOSFET近

-大電流走線短、寬，過(guò)孔多

?? 控制器部分

-去耦電容距離芯片近

-SGND、PGND分開(kāi)

-電流采樣電路

-敏感走線、噪聲高的走線分開(kāi)

-驅(qū)動(dòng)信號(hào)走線

-選擇合適的線寬

布局走線分析范例