基于VHDL語言的按鍵消抖電路設計及仿真

　按鍵開關是電子設備實現人機對話的重要器件之一。由于大部分按鍵是機械觸點，在觸點閉合和斷開時都會產生抖動。為避免抖動引起誤動作造成系統的不穩定，就要求消除按鍵的抖動，確保按鍵每按一次只做一次響應。隨著可編程邏輯器件的綜合性能的不斷提高，它已經象單片機一樣。廣泛應用在各種數字邏輯領域。用可編程邏輯器件直接獲取鍵盤信息也得到廣泛的應用。這里提出用VHDL語言編程的有限狀態機的設計方法來實現按鍵的消抖，經仿真分析和下載實現，這種方法設計的消抖電路能夠很好地實現電路功能，進行快速按鍵時都能保證每按一次做一次的響應，且性能穩定。

　　1 按鍵抖動產生原因分析

　　絕大多數按鍵都是機械式開關結構，由于機械式開關的核心部件為彈性金屬簧片，因而在開關切換的瞬間會在接觸點出現來回彈跳的現象。雖然只是進行了一次按鍵，結果在按鍵信號穩定的前后出現了多個脈沖，如圖1所示。如果將這樣的信號直接送給微處理器掃描采集的話，將可能把按鍵穩定前后出現的脈沖信號當作按鍵信號，這就出現人為的一次按鍵但微處理器以為多次按鍵現象。為了確保按鍵識別的準確性，在按鍵信號抖動的情況下不能進入狀態輸入，為此就必須對按鍵進行消抖處理，消除抖動時不穩定、隨機的電壓信號。機械式按鍵的抖動次數、抖動時間、抖動波形都是隨機的。不同類型的按鍵其最長抖動時間也有差別，抖動時間的長短和按鍵的機械特性有關，一般為5～10 ms，但是，有些按鍵的抖動時間可達到20 ms，甚至更長。所以，在具體設計中要具體分析，根據實際情況來調整設計。

　　2 按鍵消抖電路的設計

　　按鍵消抖一般采用硬件和軟件消抖兩種方法。硬件消抖是利用電路濾波的原理實現，軟件消抖是通過按鍵延時來實現。在微機系統中一般都采用軟件延時的消抖方法。在用可編程邏輯器件FPGA／CPLD設計數字系統中，也可以用VHDL語言設計相應的時序和邏輯電路，對按鍵信號進行處理，同樣可以達到消抖目的。本文利用Altera公司的可編程邏輯器件CPLD和QuartusⅡ，設計性能可靠的按鍵消抖電路。

　　2．1 按鍵消抖電路設計原理

　　按鍵消抖的關鍵是提取穩定的低電平(或高電平)狀態，濾除按鍵穩定前后的抖動脈沖。在用基于VHDL語言的時序邏輯電路設計按鍵消抖電路時，可以用一個時鐘脈沖信號對按鍵狀態進行取樣，當第一次采樣到低電平時，啟動延時電路，延時結束后，再對按鍵信號進行連續三次取樣，如果三次取樣都為低電平，則可以認為按鍵已經處在穩定狀態，這時輸出一個低電平的按鍵確認信號，如果連續三次的取樣中，至少有一次是高電平，則認為按鍵仍處在抖動狀態，此時不進行按鍵確認，按鍵輸出信號為高電平。

　　2．2 按鍵消抖電路設計

　　該控制電路采用VHDL語言的有限狀態機的設計方法來描述和實現，其狀態轉換圖如圖2所示。

　　電路的復位信號Reset有效時，電路進入復位狀態S0，在S0狀態下時鐘信號CLK以一定的頻率采樣按鍵輸入信號Key_in，如果采樣到 Key_in=‘1’則停留在S0狀態，并繼續采樣按鍵輸入信號的狀態，一旦采樣到輸入信號是低電平，即Key_in=‘0’，則轉入S1延時狀態，進行消抖延時，當延時結束時Delay_end=‘1’，則轉入在S2狀態，在此狀態下時鐘信號CLK以一定頻率采樣按鍵輸入Key_in的狀態，如果采樣到 Key_in為高電平即Key_in=‘1’則轉回狀態S0，表示按鍵仍處在抖動狀態，如果采樣到Key_in=‘O’，則轉入狀態S3；狀態S3，S4 的轉換過程和條件跟S2相同，在S4狀態下，如果Key_in=‘0’則轉入S5狀態，當到達狀態S5時．表示經過S2，S3，S4三個連續狀態檢測按鍵輸入Key_in的狀態都為‘0’，則認為按鍵處在穩定狀態，并在S5輸出按鍵確認信號Key_confirm=‘1’。同時在狀態S5下時鐘信號CLK 檢測按鍵輸入狀態，當檢測到按鍵輸入Key_in=‘0’，表示按鍵仍未釋放，則停留在S5繼續檢測按鍵輸入信號狀態，如果檢測到Key_in=‘1’，表示按鍵已經釋放，則轉回狀態S0，等待下一次按鍵操作。

　3 按鍵消抖電路的仿真分析

　　消抖電路的仿真圖如圖3所示。當復位信號Reset=‘0’時，狀態機Key處在S0狀態，同時以CLK的時鐘頻率采樣按鍵輸入信號Din的狀態，當 CLK第一次采樣到Din為低電平時，此時可能發生了按鍵操作，隨即狀態機Key進入S1消抖延時狀態，當延時結束時delay_end=‘1’(延時結束信號)，跟接著狀態機KEY的S2，S3，S4連續三個狀態對按鍵輸入信號Din進行采樣，當三個狀態下采樣到Din信號都是低電平，則轉入S5狀態，并產生按鍵確認信號Key_confirm=‘1’，同時在S5狀態下等待按鍵釋放，在此狀態下當CLK時鐘信號檢測到Din為高電平時轉回狀態S0。因按鍵釋放瞬間也會發生抖動，所以由波形圖可以看出，當按鍵釋放瞬間由狀態S5轉回狀態S0，在S0狀態下，因按鍵抖動CLK時鐘又檢測到Din為低電平，隨即轉入S1進行消抖延時，經過S1的消抖延時后，按鍵已經穩定，Din為穩定的高電平，所以在狀態S2檢測到Din為高電平，則轉入S0狀態，到此時完成一次按鍵的操作，等待下一次按鍵操作，如果沒有按鍵操作，即按鍵沒按下，則一直保持在狀態S0。

　　4 結 語

　　采用有限狀態機方法設計按鍵消抖電路，再根據按鍵的特性設定合適的延時時間(一般10 ms)后，通過仿真分析及實驗驗證，能夠起到很好的消抖效果，而且性能穩定，能確保每一次按鍵操作，產生一次按鍵確認，可廣泛應用于可編程邏輯器件的鍵盤掃描設計中。