英特爾瞄準人工智能已是顯而易見的事情了，畢竟錯過移動市場加上PC市場日漸不給力，找尋有活力、有潛力的新興市場實屬情理之中的事情。但作為半導體IDM巨頭，英特爾也沒有落下制程工藝推進的事業，雖然目前看起來臺積電、三星的制程更為領先，已經可以量產10nm，但別忘了去年夏天曾爆出過的半導體制造巨頭間的制程并不對等這一情況。

英特爾制程更先進？

說到制程就不得不提納米（nm），那么什么是納米呢？這是一個單位，也就是1米的十億分之一。用一個指甲來作比喻的話，那就是說試著把一片指甲的側面切成10萬條線，每條線就約等同于1納米，由此可略為想像得到1納米是何等的微小了。

就拿14nm制程來說，這里所指14nm的，是指在芯片中，線最小可以做到14納米的尺寸，下圖為傳統電晶體的長相，以此作為例子。縮小電晶體的最主要目的就是為了要減少耗電量，然而要縮小哪個部分才能達到這個目的？左下圖中的L就是我們期望縮小的部分。藉由縮小閘極長度，電流可以用更短的路徑從Drain端到Source端。

英特爾14nm工藝與臺積電、三星同代工藝比較

但實際上線寬定義半導體工藝先進程度并不準確，更有意義的是柵極距（gate pitch）、鰭片間距（Fin Pitc）等，英特爾早前就對比過他們與臺積電、三星的16、14nm工藝，如上圖所示，英特爾的14nm工藝在這些關鍵指標上要比三星、臺積電好得多，這兩家的工藝其實有些名不副實，落后Intel差不多半代水平。

三星、臺積電在半導體工藝命名上贏過了英特爾，這實際上是商業宣傳的勝利，技術上超越英特爾還有點名不正言不順，對這個問題業界早前就有過爭議了，不過這事有沒有什么強制性約束，如何命名更多地是廠商自己的事，大家也只能聽之任之了。

在這樣的背景下，英特爾昨天發了一條很有意思的文章：讓我們清理半導體工藝命名的混亂吧。文章的作者是Mark Bohr，英特爾高級院士，也是處理器架構與集成部門的主管，可以說是資深的業界專家了，他在這篇文章中就指出了業界在半導體工藝命名上的混亂之態。

當然，他的重點不是批評現狀，而是給出了一個更合理的衡量半導體工藝水平的公式，如下圖所示：

英特爾給出的衡量半導體工藝先進程度的公式

這個公式挺復雜的，Bohr院士指出衡量半導體工藝真正需要的是晶體管密度，這個公式分為兩部分，一部分計算2bit NAND（4個晶體管）的密度，另一部分更為復雜，計算的是SFF（scan flip flop）的晶體管密度，0.6和0.4兩個數字是這兩部分的加權系數。

Bohr院士希望半導體廠商在介紹工藝節點時也應該公布邏輯芯片的晶體管密度，而且還有一個重要的參數：SRAM cell單元面積，考慮到每家廠商的工藝都不同，在NAND+SFF密度之外最好還要獨立公布SRAM面積。