填充地也稱為保護(hù)線，通常將其用于電路中很難鋪設(shè)連續(xù)接地區(qū)域或需要屏蔽敏感電路的設(shè)計(圖10)。通過在引線兩端，或者是沿線放置接地過孔(即過孔陣列)，增大屏蔽效應(yīng)8。請不要將保護(hù)線與設(shè)計用來提供返回電流通路的引線相混合，這樣的布局會引入串?dāng)_。

?

　　圖10.RF系統(tǒng)設(shè)計中須避免覆銅線浮空，特別是需要鋪設(shè)銅皮的情況下。

　　覆銅區(qū)域不接地(浮空)或僅在一端接地時，會制約其有效性。有些情況下，它會形成寄生電容，改變周圍布線的阻抗或在電路之間產(chǎn)生“潛在”通路，從而造成不利影響。簡而言之，如果在電路板上鋪設(shè)了一塊覆銅(非電路信號走線)，來確保一致的電鍍厚度。覆銅區(qū)域應(yīng)避免浮空，因為它們會影響電路設(shè)計。

　　最后，確保考慮天線附近任何接地區(qū)域的影響。任何單極天線都將接地區(qū)域、走線和過孔作為系統(tǒng)均衡的一部分，非理想均衡布線會影響天線的輻射效率和方向(輻射模板)。因此，不應(yīng)將接地區(qū)域直接放置在單極PCB引線天線的下方。

　　綜上所述，應(yīng)該遵循以下原則：

　　盡量提供連續(xù)、低阻的接地區(qū)域。

　　填充線的兩端接地，并盡量采用過孔陣列。

　　RF電路附近不要將覆銅線浮空，RF電路周圍不要鋪設(shè)銅皮。

　　如果電路板包括多個地層，信號線從一側(cè)過度另一側(cè)時，最好鋪設(shè)一個接地過孔。

　　晶體電容過大

　　寄生電容會使晶振的工作頻率偏離目標(biāo)值9。因此，須遵循一些常規(guī)準(zhǔn)則，降低晶體引腳、焊盤、走線或與RF器件連接的雜散電容。

　　應(yīng)遵循以下原則：

　　晶體與RF器件之間的連線盡可能短。

　　相互之間的走線盡可能保持隔離。

　　如果并聯(lián)寄生電容太大，則去除晶體下方的接地區(qū)域。

　　平面走線電感

　　不建議使用平面走線或PCB螺旋電感，典型PCB制造工藝具有一定的不精確性，例如寬度、空間容差，從而對元件值精度影響非常大。因此，大多數(shù)受控和高Q值電感均為繞線式。其次，可以選擇多層陶瓷電感，多層片式電容廠商也提供這種產(chǎn)品。盡管如此，有些設(shè)計者還是在不得已的情況下選擇了螺線電感。計算平面螺旋電感的標(biāo)準(zhǔn)公式通常采用惠勒公式10：

?

　　式中，a為線圈的平均半徑，單位為英寸;n為匝數(shù);c為線圈磁芯的寬度(rOUTER-rINNER)，單位為英寸。當(dāng)線圈的c>0.2a時11，該計算方法的精度在5%之內(nèi)。

　　可以使用方形、六角形或其它形狀的單層螺旋電感。可以找到非常好的近似方法，對集成電路晶圓上的平面電感進(jìn)行建模。為了達(dá)到這一目的，對標(biāo)準(zhǔn)惠勒公式進(jìn)行修改，得到非常適合小尺寸及方形規(guī)格的平面電感估算方法12。

?

　　避免使用這種電感的原因有很多，它們通常受空間限制而導(dǎo)致電感值減小。避免使用平面電感的主要原因是受限制的幾何尺寸，以及對臨界尺寸的控制較差，從而無法預(yù)測電感值。此外，PCB生產(chǎn)過程中很難控制實際電感值，電感還會將噪聲耦合到電路的其它部分的趨向(參見上文中的引線耦合部分)。

　　總而言之，應(yīng)該：

　　避免使用平面走線電感。

　　盡量使用繞線片式電感。

　　總結(jié)

　　如上所述，幾種常見的PCB布局陷阱會造成ISM-RF設(shè)計問題。然而，注意電路的非理想特性，您完全可避免這些缺陷。補償這些不希望的影響需要適當(dāng)處理表面上無關(guān)緊要的事項，例如元件方向、走線長度、過孔布置，以及接地區(qū)域的用法。遵守以上的指導(dǎo)原則，您可明顯節(jié)省浪費在修正錯誤方面的時間和金錢。