自從美國Intel公司1971年設計制造出4位微處理器芯片以來，在20多年時間內，CPU從Intel4004、80286、80386、80486發展到Pentium和PentiumⅡ，數位從4位、8位、16位、32位發展到64位；主頻從幾兆到今天的400MHz以上；CPU芯片里集成的晶體管數由2000個躍升到500萬個以上；半導體制造技術的規模由SSI、MSI、LSI、VLSI達到 ULSI。封裝的輸入/輸出（I/O）引腳從幾十根，逐漸增加到幾百根，下世紀初可能達2千根。這一切真是一個翻天覆地的變化。

談到CPU和其他大規模集成電路的封裝，也許并不是很多人知道。所謂封裝是指安裝半導體集成電路芯片用的外殼，它不僅起著安放、固定、密封、保護芯片和增強電熱性能的作用，而且還是溝通芯片內部世界與外部電路的橋梁--芯片上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導線與其他器件建立連接。因此，封裝對CPU和其他集成電路都起著重要的作用。新一代CPU的出現常常伴隨著新的封裝形式的使用。

芯片的封裝技術已經歷了好幾代的變遷，從DIP、QFP、PGA、BGA到CSP再到MCM，技術指標一代比一代先進，包括芯片面積與封裝面積之比越來越接近于1，適用頻率越來越高，耐溫性能越來越好，引腳數增多，引腳間距減小，重量減小，可靠性提高，使用更加方便等等。

1 DIP封裝

70年代流行的是雙列直插封裝，簡稱DIP（Dual In-line Package）。DIP封裝結構具有以下特點：

（1）適合PCB的穿孔安裝

（2）比TO型封裝易于對PCB布線

（3）操作方便

DIP封裝結構形式有：多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP（含玻璃陶瓷封接式，塑料包封結構式，陶瓷低熔玻璃封裝式）。

衡量一個芯片封裝技術先進與否的重要指標是芯片面積與封裝面積之比，這個比值越接近1越好。以采用40根I/O引腳塑料包封雙列直插式封裝（PDIP）的CPU為例，其芯片面積/封裝面積=3×3/15.24×50=1：86，離1相差很遠。不難看出，這種封裝尺寸遠比芯片大，說明封裝效率很低，占去了很多有效安裝面積。

2 芯片載體封裝

80年代出現了芯片載體封裝，其中有陶瓷無引線芯片載體LCCC（Leadless Ceramic Chip Carrier）、塑料有引線芯片載體PLCC（Plastic Leaded Chip Carrier）、小尺寸封裝SOP（Small Outline Package）、塑料四邊引出扁平封裝PQFP（Plastic Quad Flat Package）。

以0.5mm焊區中心距，208根I/O引腳的QFP封裝的CPU為例，外形尺寸28×28mm，芯片尺寸10×10mm，則芯片面積/封裝面積=10×10/28×28=1：7.8，由此可見QFP比DIP的封裝尺寸大大減小。QFP的特點是：

（1）適合用SMT表面安裝技術在PCB上安裝布線

（2）封裝外形尺寸小，寄生參數減小，適合高頻應用

（3）操作方便

（4）可靠性高

在這期間，Intel公司的CPU，如Intel 80386就采用塑料四邊引出扁平封裝PQFP。

3 BGA封裝

90年代隨著集成技術的進步、設備的改進和深亞微米技術的使用，LSI、VLSI、ULSI相繼出現，硅單芯片集成度不斷提高，對集成電路封裝要求更加嚴格，I/O引腳數急劇增加，功耗也隨之增大。為滿足發展的需要，在原有封裝品種基礎上，又增添了新的品種--球柵陣列封裝，簡稱BGA（Ball Grid Array Package）。

BGA一出現便成為CPU、南北橋等VLSI芯片的高密度、高性能、多功能及高I/O引腳封裝的最佳選擇。其特點有：

（1）I/O引腳數雖然增多，但引腳間距遠大于QFP，從而提高了組裝成品率；

（2）雖然它的功耗增加，但BGA能用可控塌陷芯片法焊接，簡稱C4焊接，從而可以改善它的電熱性能：

（3）厚度比QFP減少1/2以上，重量減輕3/4以上；

（4）寄生參數減小，信號傳輸延遲小，使用頻率大大提高；

（5）組裝可用共面焊接，可靠性高；

（6）BGA封裝仍與QFP、PGA一樣，占用基板面積過大；

Intel公司對這種集成度很高（單芯片里達300萬只以上晶體管），功耗很大的CPU芯片，如Pentium、Pentium Pro、Pentium Ⅱ采用陶瓷針柵陣列封裝CPGA和陶瓷球柵陣列封裝CBGA，并在外殼上安裝微型排風扇散熱，從而達到電路的穩定可靠工作。

4 面向未來的新的封裝技術

BGA封裝比QFP先進，更比PGA好，但它的芯片面積/封裝面積的比值仍很低。

Tessera公司在BGA基礎上做了改進，研制出另一種稱為μBGA的封裝技術，按0.5mm焊區中心距，芯片面積/封裝面積的比為1:4，比BGA前進了一大步。

日本三菱電氣研究出的一種芯片面積/封裝面積=1:1.1的封裝結構，其封裝外形尺寸只比裸芯片大一點點。也就是說，單個IC芯片有多大，封裝尺寸就有多大，從而誕生了一種新的封裝形式，命名為芯片尺寸封裝，簡稱CSP（Chip Size Package或Chip Scale Package）。

CSP封裝具有以下特點：

（1）滿足了LSI芯片引出腳不斷增加的需要

（2）解決了IC裸芯片不能進行交流參數測試和老化篩選的問題

（3）封裝面積縮小到BGA的1/4至1/10，延遲時間縮小到極短

曾有人想，當單芯片一時還達不到多種芯片的集成度時，能否將高集成度、高性能、高可靠的CSP芯片（用LSI或IC）和專用集成電路芯片（ASIC）在高密度多層互聯基板上用表面安裝技術（SMT）組裝成為多種多樣電子組件、子系統或系統。由這種想法產生出多芯片組件MCM（Multi Chip Model）。它將對現代化的計算機、自動化、通訊業等領域產生重大影響。

MCM的特點有：

（1）封裝延遲時間縮小，易于實現組件高速化；

（2）縮小整機/組件封裝尺寸和重量，一般體積減小1/4，重量減輕1/3;

（3）可靠性大大提高。

隨著LSI設計技術和工藝的進步及深亞微米技術和微細化縮小芯片尺寸等技術的使用，人們產生了將多個LSI芯片組裝在一個精密多層布線的外殼內形成MCM產品的想法。進一步又產生另一種想法：把多種芯片的電路集成在一個大圓片上，從而又導致了封裝由單個小芯片級轉向硅圓片級（wafer level）封裝的變革，由此引出系統級芯片SOC（System On Chip）和電腦級芯片PCOC（PC On Chip）。

隨著CPU和其他ULSI電路的進步，集成電路的封裝形式也將有相應的發展，而封裝形式的進步又將反過來促成芯片技術向前發展。