CMOS圖像傳感器--像素設計技術解析

　　這一次，我們來聊聊CIS里最最關鍵的一個部分：像素！可以說幾乎所有CIS的性能指標最終都由像素設計的好壞而決定。這么說吧：讀出電路的設計決定了一個圖像傳感器的性能下限，而像素的設計決定了一個圖像傳感器的性能上限！

　　像素的種類可以是非常多的，比如可見光最常用的就是3T，4T，5T像素，如果還要加入更多的功能，比如全局快門（GS，Global Shutter），高動態（HDR，High Dynamic Range）等就要加入更多的晶體管；X光用于做Photon Counting的CTIA-based pixel；用于Event sensor的DVS pixel；用于3D成像的常作dToF（direct time-of-flight）的SPAD像素，常作iToF（indirect time-of-flight）的demodulation pixel；再比如紅外的direct injection， CTIA等，bolometer使用測電阻的pixel；另外還有 TDI pixel，CCD的2/3/4-phase pixel 等等等等。

　　大的類別我們就有幾十種像素，如果把所有人類設計過的像素都列出來，可能幾百上千種，所以我們是不可能把所有這些像素全講一遍的。這個世界上絕大多數CMOS圖像傳感器（》95%）都是基于可見光的2D成像，所以我們這里只重點介紹3/4/5T像素。如果大家有機會進入不同的公司工作，或者做全定制設計，再去接觸更多好玩的東西。

　　首先我們來了解一個概念：快門 Shutter。快門決定了像素的進光方式和進光量，這也就決定了成像質量。快門可以分為機械快門（Mechanical Shutter）和電子快門（Electronical Shutter），而電子快門里又可分為卷簾快門（Rolling Shutter）和全局快門（Global Shutter）。機械快門是由兩塊shutter blade組成，曝光前，第一塊blade把整個sensor遮住，然后通常來說是有上至下將blade移開，開始曝光，隨后第二塊blade再從上至下移出，將sensor整個擋住，曝光結束。這兩個blade的移動速度是非常非常快的，差不多可以達到35km/h，所以一個35mm的全畫幅相機，blade可以讓sensor在差不多1/400s內開始或結束曝光，所以可以說所有的機械快門都是“近似”全局快門的。

　　那么機械快門如何實現更快的曝光時間呢？這個比較“簡單”，就是在第一塊blade還沒有完全打開的時候，第二塊blade就已經開始向下移進行遮擋，當然這個也是有極限的，最快大概就在1/8000s這個樣子，想要更快的速度，那就需要電子快門了。如下圖，你就可以看到電子快門中卷簾快門和全局快門的區別。對于卷簾快門來說，每一行像素的曝光時間都至少間隔了一行像素的讀取時間，比如我們讀取一行需要10us，我們有1000行像素，那么第一行像素和最后一行像素曝光開始/結束時間就間隔了差不多10ms，這樣在拍攝運動物理時，圖像就會有明顯的失真了；相應的，全局快門指的就是所有的像素都具有相同的曝光開始和結束時間了。

　　在開始講解像素之前，我們解決上一講提到的如何收集光產生的電子的問題，下圖是一個4T像素剖面圖。現代sensor基本都是使用pinned-photodiode（PPD）來收集電子的。PPD的結構就是有一個深度大致到1～2um深度的N-type layer，然后從硅表面到10～100nm深度內有一層摻雜濃度較高的pinning層，這一層pinning層和sub一起需要能讓整個N摻雜層fully depleted，這個時候PPD內的電勢就無法再升高了，即pinned，此時的電壓即稱為pinning voltage，它的范圍一般在0.6～1.2V之間。

　　Pinning voltage的選擇，可以影響像素的很多性能，比如full well，dark current等等，所以如何進行pinning voltage的選擇對各廠家來說是保密的，所以我也就不多說了。另外，因為pinning層比較淺，所以他的離子注入能量大概在10～20keV左右，而對于PPD層，他的離子注入能量范圍就比較寬了，大概在50～500keV左右，而對于某些需要深PPD的像素，其注入能量可能高達幾個MeV，而且PPD的離子注入也可能需要多次進行，比如50keV一次，100keV一次，200keV一次，每次摻雜的濃度也不盡相同，而這些摻雜具體該怎么做，對最后的性能影響很大，所以就需要做TCAD仿真了，這個仿真你有實力（有錢&有人）的話，可以自己做；或者在foundry廠的輔助下做。

　　這里再說一下，當你從foundry廠拿回芯片以后，怎么確定pinning voltage做的對不對呢？一般foundry會有自己的test structure去測試這個，當然你也可以自己做一個test structure，而最常用的方法就是做一個基于PPD doping（P+ Pinning&N- PPD）的JFET，然后不斷source和drain的電壓，看什么時候測不到電流了，就說明整個PPD已經fully depleted，這個時候的電壓就是pinning voltage。這種測試方法，其實也是有一定誤差的，當然也有其他辦法去測，但是我覺得這些討論相對就比較學術了，這里就也不展開了。工程，就是用最簡單的方法找到最優的近似，你說呢？

　　當有了N-doped PPD層之后，就會在其周圍形成depletion region，這個depletion region的深度有多少，也是非常重要的。這是為什么呢？如圖所示，如果光進入到打depletion region才被吸收，產生的電子就會被立即掃入到PPD層中而儲存在那里，空穴也會被掃出到sub里；但是如果光子是在sub里被吸收的，產生的電子就會在sub里隨機移動，他的終結方式有三種：

　　1）進入到該像素depletion region，從而被掃入到該像素PPD儲存起來；

　　2）進入到旁邊像素的depletion region，而被旁邊像素當作正常信號儲存起來，這樣就會降低MTF，圖像質量下降，這個現象在越小的像素里越明顯，所以你可以看到現在手機里的像素的都會加入DTI（deep trench isolation），就是為了減小這個串擾；

　　3）再次跟其他的空穴recombine，同時產生一個能量大約等于禁帶1.12eV的光子，這個光子有可能直接射出，或者在硅里經過一定的距離后再次產生一對電子-空穴對，這樣就有很大概率，這個電子就丟掉了，導致QE降低。但是除非是某些科學級應用，我們的epitaxy厚度只會做到3～5um左右，電子大概率還是會被PPD存儲起來的。那么如果光子是在MOS管的P well中被吸收的呢？那么電子就有可能直接進入FD（floating diffusion）中，這就會影響CIS中，特別是全局快門中，一個很重要的指標PLS（Parasitic Light Sensitivity）。根據以上討論，可以發現，我們希望PPD下的整個epi也都是depletion region，這樣產生的電子立馬就會進入到正確的pixel中。所以你看，epi的選擇也是很重要的。

　　下面就來解決我們上一講中提到的問題：為什么要用外延層呢？這里我說幾個比較重要的原因。

　　首先bulk wafer在生產過程中，不可避免的會引入不少雜質，而這些雜質呢，就會成為產生dark current的源頭。啥叫dark current？就是在無光照條件下，我們這個反偏的PN結中會產生并存儲的電子數量。Dark current產生的原因有很多，我們這里先不展開了，這里說下有個主要原因就是各種雜質，或者表面態會在禁帶中，特別是禁帶中央，引入額外的能級，這樣電子更容易躍遷，即Shockley-Read-Hall（SHR）效應。

　　而使用epi呢，就能較好的控制雜質濃度。這里再補充一個小知識，就是gettering工藝，就是為了將epi中的雜質量減到最小。gettering在image sensor中用的很多，但在其他地方確不常見。不同的工藝廠，gettering方法不盡相同，比如引入oxygen precipitates等，取決于工藝廠的gettering方法，有的廠會讓你在版圖中某塊區域加個特別的層指示gettering位置，而有的廠則不會。Gettering的基本原理就是故意引入一些晶格缺陷或摻雜，當Fe， Cu， W的等金屬原子在硅片中游移時，就會被這些gettering sites鎖住，這樣就不會與正常的硅晶格產生作用，造成雜質能級。

　　其次bulk wafer的摻雜濃度不易控制，而我們從前面的討論可以看到，襯底的摻雜濃度影響了depletion region的深度，為了保證芯片性能一致性，我們就希望很好的控制襯底的濃度。一般的應用，我們的襯底濃度水平會在10^15~16 /cm3，襯底電阻率大概是1～10 Ohm*cm，我們叫 Low-Res epi；而某些應用當我們需要depletion region比較深時，我們就會使用摻雜濃度在10^12~13 /cm3的epi，此時電阻率大概是500～5000 Ohm*cm，我們叫 High-Res epi，但是這里要注意，越低的摻雜越不好控制其一致性。

　　那么為什么外延層的厚度一般是3～5um呢？這個就跟我們前一講說的absorption length相關了。以我們人眼靈敏度最高的555nm的光來說，其在硅中absorption length大約為1.6um。那么對于3um的epi，85%的光子都能被吸收；對于4um的epi，92%的光子都能被吸收；對于5um的epi，96%的光子都能被吸收。所以你看，在epi厚度大于5um后，意義就不大了。當然對于科學級應用來說，我們希望QE越大越好，比如對于800nm的光，其absorption length大約是12um，所以我們epi能有12um后，就能吸收63%的光子了。

　　再增加厚度還有沒有意義呢？其實意義也不大了，因為本身對于長波長的光，absoprtion length就很大，epi厚度要增加非常多才能對QE有一個比較大的提升，這樣就會增加成本，另外就是把depletion region深度做到10um以上也是頗有難度的，因此將epi厚度增加到10um以上，對QE幫助不大，但會增加像素間的crosstalk，這樣就劃不來了。

　　對于dark current，我想再補充一點兒以此讓大家明白這個指標的重要性。相信熟悉電路的大家都知道，一般對于nA級別以下的漏電流來說，我們一般就不怎么關心了，因為可控的ON電流大多情況下也到uA級別了。而對于我們的像素來說，如果他的漏電流能到fA級別，我們的像素都廢掉了。1fA啥意思？1fA～6000e-/s，我們整個PPD可能也只能存10ke-，如果曝光1秒鐘，這還沒光照呢，我們整個PPD就快滿了，那還感個啥光呢。

　　另外我們知道對于流過二極管的電流，他會產生shot noise，這對于dark current也是一樣的，因為原理是差不多的，很大一部分都是由于熱導致的，所以如果我們有100e-的dark current流過了，這里就會有10e-的dark current shot noise，那么我們想要的single-photon imaging就不可能了。像一些科學級應用，比如說天文臺吧，我們常常需要曝光高達幾分鐘，甚至幾小時，那怎么辦呢？最常用也最有效的方法就是降溫。

　　通常來說，dark current每降低5～10度會降低一倍。假如我們的像素在20C時dark current有30e-/s，那么如果我們能將溫度降到 -30C，dark current的doubling temperature有5C的話，那么他就能降到0.03e-/s，這樣即使曝光時間長達1小時，也只有100e-的暗電流流過了。當然真實情況不會像我說的這么理想，在溫度降到一定程度，降低dark current 的有效程度就越來越低了，另外溫度越低，降溫也越困難，需要的功耗也越大，而且其他的電學性能也會受到影響，所以一般最低也就做到 -40～-50C。為了降低dark current，我們在layout上也要注意，首先就是在STI附近，要用P+層將其包起來（所謂的passivation），不讓他和PPD接觸，我們都知道SiO2和Si接觸，就會產生表面態，而這也是產生dark current的源頭之一；另外，在畫PPD的active層時，不要出現90度角，盡量用45度角，因為使用45度角生產出來的PPD的邊界也就越圓滑，STI造成的machnical stress也就越低，這樣dark current自然也就越低。

　　再講一個關于像素比較general的一個知識，就是像素中我們是不做silicide的！大家都知道，我們做silicide的主要目的就是降低金屬和硅的接觸電阻以及增強可靠性。但是silicide最大的問題就是他是金屬和硅的化合物，他是不透光的！如果我們是個前照的sensor，那整個PPD就被silicide給遮住了，那還整個啥啊；如果是背照呢？也是有一定問題的。因為silicide還是有可能會引入金屬雜質，silicide和硅接觸的地方也會產生表面態，這些都是增加dark current的源頭；另外對于前照我們都不用silicide了，使用背照的時候我們也沒必要畫蛇添足來增加成本。

　　那么不加silicide有沒有什么潛在問題呢？有的。大家應該知道金屬直接跟硅接觸的話，不一定是Ohmic contact，而有可能是Schottky contact，所以對于FD和MOS管需要與金屬直接接觸的地方，我們一定要保證摻雜濃度還是足夠高的，以保證形成歐姆接觸，所以這些地方的摻雜也是比較重要的。不加silicide當然會增加一些接觸電阻，但其實這個是關系不大的，想想MOS管的溝道電阻一般都在kOhm級別，所以這里增加一些接觸電阻關系不大的。

　　以上這些是對所有的像素設計來說，都比較通用的一些概念。下面我們對3T， 4T， 5T像素分別作出說明：

　　3T像素的剖面圖與電路圖如下：

　　觀察3T像素電路圖，我們可以發現，3T像素是無法實現全局快門的，因為我們是無法關閉PPD的，一旦RST管關斷，像素便開始積累光子（如下時序圖）。讀取每行像素時，我們先讀取FD上的信號電平S，然后給一個RST脈沖，將像素復位，然后立馬讀取復位電平R，用 R-S 我們即可知道之前我們積累了多少光子。這里首先有個問題，我們能不能只讀S，而不讀R呢？可以，但很不好。這個主要原因就是：像素間的SF的閾值會有variation，我們用 R-S 的主要目的就是要消掉這個variation。那么我們能不能先把所有像素的R信號讀出來并作記錄，然后以后所有的圖像都只讀S，然后再去用之前得到的R減S呢？可以，但不是很好。因為溫度一旦變了，Vth就變了，那這種off-chip calibration就不奏效了，但是讀取一行像素的時間都在us級別，這么短的時間，溫度幾乎是不會改變的。

　　3T像素還有一個問題，就是我們只能先讀S，再讀R，所以他只是DS（double sampling），而不是CDS（correlated DS），最終讀取的信號R-S中就含有因像素復位引入的kTC噪聲，我們通常稱這個為reset noise。如果vdd電壓較低，復位電平可以等于vdd，我們就稱為hard reset，此時噪聲即為sqrt（kT/C）；而如果vdd電壓比較高，復位電平就只能到達Vrst-Vth，我們稱為soft reset，此時的噪聲為sqrt（kT/2C），因為此時相當于電子只能朝一個方向任意流動，所以噪聲會減小，但soft reset有個比較大的問題就是他的最終穩定的電壓值是與復位之前FD上的電壓值和復位時間長短相關了，這里就可能產生image lag的問題，所以后來人們又發明了hard-soft reset，當然還有更復雜的active reset。但這些方法，包括3T像素本身，現在都用的不多了，我們就不再做詳細介紹了，大家有個了解就行了。

　　這里可能有人質疑了，我們其實可以做CDS啊？可以先把R信號用ADC讀取出來，然后積分，再將S信號用ADC讀取出來，片外再用R-S啊。這樣是可以，但是很明顯數據量加倍了，然后還有一個問題就是CDS的R，S間隔時間太長（積分時間～ms級），CDS的有效性就會大打折扣了。因為我們使用CDS不光只是因為他可以消除reset noise，還因為這么做可以減小SF管的flicker noise，如果CDS的間隔太長，就不那么有效了。另外間隔時間太長后，SF的Vth也可能因為溫度產生變化。

　　4T像素的電路圖如下

　　4T像素相對于3T像素最大的優勢就是在于他能夠做CDS（如下時序圖）。在讀取每一行像素時，我們先將FD進行復位，然后讀取復位電平R，再給入TG脈沖，隨后讀取信號電平S，即可用 R-S 得到CDS之后的信號。因此，如今的4T像素在RS下是可以做到讀出噪聲《1e-的！

　　此外4T像素還能夠實現全局快門（如下時序圖）。我們可先將所有像素的R電平用ADC讀出，接著同時翻轉所有像素的TX，再將所有像素的S電平用ADC讀出。我們可以看到，這并不是一個很完美的全局快門。首先數據量還是加倍了，另外CDS的間隔時間也較長，FD上的dark current的積累時間大約是總積分時間的一半，所以除非將溫度降到很低，這樣的全局快門的讀出噪聲還是會比較高的。我們還可以看到4T全局快門的像素積分時間也是無法小于讀取像素兩次所需時間的，導致這樣的全局快門應用有限。

　　當然，我們也可以采取類似3T的讀取方式以減小數據量（如下圖所示），因為加入了TX，還是可以實現全局快門的，但這樣便沒有了CDS的優勢了。

　　4T像素中，PD中引入了一層P+摻雜，即Pinned photodiode，通過P+的引入抑制了PD表面由于Si/SiO2晶格不匹配的缺陷而產生的暗電流，減小了FPN。同時通過將N層接正，可以將PD完全耗盡，增加耗盡層寬度，提高PD的滿阱容量。加入了傳輸門用以控制電荷由PD到FD的運輸，提高傳輸門上的電壓可以將PD中電荷完全轉移至FD，但過高的電壓會增加晶體管的制造難度。FD區域為N+區域，與復位管的漏極（Drain）、源跟隨管的柵極（Gate）連接。

　　——插入一段4T的介紹——原文鏈接：https://blog.csdn.net/WANGCHONGCH/article/details/118273652

　　下面給出了4T像素的時序圖。

　　時刻t1，復位、行選、傳輸門晶體管打開，將PD、FD中電子完全耗盡，由復位管流向Vdd。

　　時刻t2，傳輸門晶體管關閉，光生載流子在PD內積累，。

　　時刻t3，復位、行選晶體管打開，源跟隨管將FD上的電壓信號放大，信號再經由行選晶體管進入列輸出總線。

　　時刻t4，復位管關閉、行選、傳輸門晶體管打開，PD中積累的電子轉移至FD中，相應的電壓信號被源跟隨管放大，經由行選晶體管進入列輸出總線。

　　待整個信號讀寫完畢，即可進入下一個讀取周期，進行復位操作。

　　下面給出了4T像素電荷轉移過程中的電勢圖。

　　（a）PPD復位，對應于時刻t1，PD、FD中電荷向高電勢轉移，最后經由復位管至Vdd。

　　（b）PPD曝光，對應于時刻t2，電荷在PD中積累，PD電勢下降，同時FD中由于，會存在電荷積累，使電勢降低。

　　（c）FD復位，對應于時刻t3，將FD中積累的電荷清空，同時記錄由源跟隨管放大的信號VFD1。

　　（d）電荷轉移，對應于時刻t4，電荷由PD轉移至FD，再由源跟隨管放大FD上的信號變化。

　　注：FD實際應該有一個最高勢壘，而不是無限深勢阱。

　　為了解決4T像素只能有較長積分時間的問題，便引入了5T像素，其電路圖如下：

　　它和4T像素唯一的不同便是在PPD上增加了一個transfer gate，可命名為TXF。如下圖時序，在讀取像素信號的同時，我們可以翻轉所有像素的TXF信號，這樣像素的積分時間長短便可任意改變了。這里再多說一句，對于卷簾快門來說，像素的積分時間能不能做到遠小于所有像素的讀出時間呢？也是可以的！這里就留給大家思考一下該怎么做

　　此外，我再說一下，設計一個好的4T像素的關鍵點在哪些地方：

　　1）PPD的pinning voltage選擇及版圖：有關QE， FW（Full Well）及 dark current

　　2）TX的版圖設計：有關 dark current 及 Image lag

　　3）FD的摻雜及版圖：有關 dark current，noise，conversion gain 及 PRNU

　　4）SF器件選擇及版圖：有關noise，linearity 及 FPN

　　我這里只是指出一些需要注意的點，但具體如何做選擇及設計，由于涉及的公司機密較多，因此不便給出，望大家見諒！另外，寫這個系列的主要目的是想向初學者做一些CIS的基本知識介紹，吸引大家對這個行業感興趣，加入我們image sensor society這個大家庭：lol 而不是期望大家看完之后就能做出頂尖的設計

　　最后，我想給一個4T像素版圖的簡單例子：

　　大家可以結合前面所講的，想想為什么4T像素的layout是長這樣的？當然，這個例子做的并不完美，也還是有些問題的，這里只是讓大家有一個大致的概念。