音頻DAC的工作原理

高分辨率音頻DAC 大都采用多級幅度量化高階Σ - Δ調制器結構。這樣，在實際應用中可以提高音頻動態范圍，減小對時鐘抖動的敏感度，降低由此引發的失真；內置過采樣的數字濾波器具有2種可供選擇的滾降特性： 慢滾降和陡滾降。對于PCM1748， 其內部是采用8 級幅度量化和4 級噪聲整形技術。8 級調制器結構具有更高的穩定性和抗抖動能力。過采樣調制器和內插濾波器的采樣率是64 fs。圖1 是PCM1748的結構圖。

圖1 PCM1748的結構原理圖

BCK： 音頻數據位時鐘；
DATA： 音頻數據輸入；
LRCK： 左右聲道音頻數據的鎖存；
以上3 個引腳都是數字邏輯， 耐壓能力5V。
ML： 模式控制鎖存輸入；
MC： 模式控制數據輸入；SCK： 系統時鐘輸入；
ZEROL、ZEROR： 左右聲道零標志位；
VDD、DGND： 數字電源；
VCC、AGND： 模擬電源；
VOUTL、VOUTR： 左右聲道模擬輸出；
VCOM： 公共端。
PCM1748 在正常供電電源下，是通過串行接口來送入數據和進行控制的。它的串行接口包括音頻三線同步串行接口和控制三線異步串行接口。音頻串行接口包括LRCK、BCK、DATA。其中，BCK是串行音頻位時鐘。它的功能是將DATA上現有的數據通過此時鐘作用送入音頻接口的移位寄存器內，并且注意串行數據是在BCK的上升沿送入音頻接口的。LRCK是串行音頻接口的左/右聲道數據字鎖存時鐘。它的功能是將數據鎖存到接口內部的移位寄存器中。這里應當注意，無論BCK還是LRCK都應當與系統時鐘SCK同步，因而最好LRCK和BCK應從系統時鐘SCK 獲取。同時，LRCK與采樣頻率fs 一致。BCK可選擇為32、48 或64 倍的采樣頻率。PCM1748支持工業標準的音頻數據格式，包括標準格式、I2S 格式和左對齊格式。格式選擇是通過控制寄存器來設置的。所有格式都需要二進制補碼，高位在前的音頻數據，如圖2所示的左對齊格式及其操作時序。

PCM1748 具有用戶可編程的模式控制。這些可編寫來實現控制功能的。其中MD 是串行數據輸
入，用來寫模式寄存器；MC是串行位時鐘，用來將數據移入控制口；ML 是控制口的鎖存時鐘，是將控制字鎖存到寄存器中。所有的串行控制口的寫操作都是采用16 位數據字，如圖3 所示。其中最高位為0；IDX[6~0]是標志位，它為寫操作提供寄存器索引或地址， 低7 位D[7~0]是寫入到該地址的寄存器數據值。圖4 表明這一寫入時序。通過串行口的正確控制及特定音頻數據的輸入，在音頻特定的采樣頻率及時鐘控制下，再輔以必要的外圍電源和輸出電路，PCM1748 就可以正常地進行音頻數據轉換了。

音頻數模轉換器PCM1748的通用性應用