芯片測試是極其重要的一環，有缺陷的芯片能發現的越早越好。在芯片領域有個十倍定律，從設計-->制造-->封裝測試-->系統級應用，每晚發現一個環節，芯片公司付出的成本將增加十倍！！！

所以測試是設計公司尤其注重的，如果把有功能缺陷的芯片賣給客戶，損失是極其慘重的，不僅是經濟上的賠償，還有損信譽。因此芯片測試的成本也越來越高！

一、常見的測試手段，CP（Chip Probing）測試和FT（Final Test）測試：

1、CP測試

芯片測試分兩個階段，一個是CP（Chip Probing）測試，也就是晶圓（Wafer）測試。另外一個是FT（Final Test）測試，也就是把芯片封裝好再進行的測試。

CP（Chip Probing）指的是晶圓測試。CP測試在整個芯片制作流程中處于晶圓制造和封裝之間。晶圓（Wafer）制作完成之后，成千上萬的裸DIE（未封裝的芯片）規則的分布滿整個Wafer。由于尚未進行劃片封裝，芯片的管腳全部裸露在外，這些極微小的管腳需要通過更細的探針臺來與測試機臺連接。

在未進行劃片封裝的整片Wafer上，通過探針將裸露的芯片與測試機連接，從而進行的芯片測試就是CP測試。

晶圓CP測試，常應用于功能測試與性能測試中，了解芯片功能是否正常，以及篩掉芯片晶圓中的故障芯片。

2、FT測試

封裝后成品FT測試，常應用與功能測試、性能測試和可靠性測試中，檢查芯片功能是否正常，以及封裝過程中是否有缺陷產生，并且幫助在可靠性測試中用來檢測經過“火雪雷電”之后的芯片是不是還能工作。需要應用的設備主要是自動測試設備（ATE）+機械臂（Handler）+儀器儀表，需要制作的硬件是測試板（Loadboard）+測試插座（Socket）等。

二、芯片測試注意事項

1、檢測前要了解集成電路及其相關電路的工作原理

檢查和修理集成電路前首先要熟悉所用集成電路的功能、內部電路、主要電氣參數、各引腳的作用以及引腳的正常電壓、波形與外圍元件組成電路的工作原理。如果具備以上條件，那么分析和檢查會容易許多。

2、測試不要造成引腳間短路

電壓測量或用示波器探頭測試波形時，表筆或探頭不要由于滑動而造成集成電路引腳間短路，最好在與引腳直接連通的外圍印刷電路上進行測量。任何瞬間的短路都容易損壞集成電路，在測試扁平型封裝的CMOS集成電路時更要加倍小心。

3、嚴禁在無隔離變壓器的情況下，用已接地的測試設備去接觸底板帶電的電視、音響、錄像等設備

嚴禁用外殼已接地的儀器設備直接測試無電源隔離變壓器的電視、音響、錄像等設備。雖然一般的收錄機都具有電源變壓器，當接觸到較特殊的尤其是輸出功率較大或對采用的電源性質不太了解的電視或音響設備時，首先要弄清該機底盤是否帶電，否則極易與底板帶電的電視、音響等設備造成電源短路，波及集成電路，造成故障的進一步擴大。

4、要注意電烙鐵的絕緣性能

不允許帶電使用烙鐵焊接，要確認烙鐵不帶電，最好把烙鐵的外殼接地，對MOS電路更應小心，能采用6~8V的低壓電路鐵就更安全。

5、要保證焊接質量

焊接時確實焊牢，焊錫的堆積、氣孔容易造成虛焊。焊接時間一般不超過3秒鐘，烙鐵的功率應用內熱式25W左右。已焊接好的集成電路要仔細查看，最好用歐姆表測量各引腳間有否短路，確認無焊錫粘連現象再接通電源。

6、不要輕易斷定集成電路的損壞

不要輕易地判斷集成電路已損壞。因為集成電路絕大多數為直接耦合，一旦某一電路不正常，可能會導致多處電壓變化，而這些變化不一定是集成電路損壞引起的，另外在有些情況下測得各引腳電壓與正常值相符或接近時，也不一定都能說明集成電路就是好的。因為有些軟故障不會引起直流電壓的變化。

7、測試儀表內阻要大

測量集成電路引腳直流電壓時，應選用表頭內阻大于20KΩ/V的萬用表，否則對某些引腳電壓會有較大的測量誤差。

8、要注意功率集成電路的散熱

功率集成電路應散熱良好，不允許不帶散熱器而處于大功率的狀態下工作。

9、引線要合理

如需要加接外圍元件代替集成電路內部已損壞部分，應選用小型元器件，且接線要合理以免造成不必要的寄生耦合，尤其是要處理好音頻功放集成電路和前置放大電路之間的接地端。

編輯：黃飛

?