EMC-5---開關(guān)節(jié)點(diǎn)振鈴控制

引言：由于電源效率變得越來越重要，會(huì)使用更高的開關(guān)速度來降低損耗（開關(guān)損耗的評(píng)估傳送門：DC-DC-22：如何選擇DC-DC的開關(guān)頻率-2），現(xiàn)常見的開關(guān)速度已經(jīng)到2.1MHz，然而開關(guān)速度（指MOS上升時(shí)間和下降時(shí)間變短）提高以后，電磁干擾EMI隨之增加。同步降壓DC-DC中，高速開關(guān)的場(chǎng)效應(yīng)管在開關(guān)節(jié)點(diǎn)會(huì)有巨大的電壓過沖和振鈴，振鈴的大小與高側(cè)MOS的開關(guān)速度以及布局和FET的封裝的雜散電感有關(guān)，我們必須選擇正確的電路和布局設(shè)計(jì)方法，以將這種振鈴維持在同步FET最大絕對(duì)額定值以下。

本節(jié)從消除振鈴的角度出發(fā)（而不是后端濾波磁珠等靜噪手段）介紹三種電路設(shè)計(jì)，在良好的電源布局前提下，利用一個(gè)自舉電阻，一個(gè)高側(cè)柵極電阻，或者一個(gè)緩沖器來控制開關(guān)節(jié)點(diǎn)振鈴。

1.寄生帶來的振鈴

圖5-1顯示的是一個(gè)同步降壓DC-DC的功率級(jí)組件模型，該模塊中包含一些寄生電感和電容，其中紅色部分是寄生元件，它們是產(chǎn)生開關(guān)節(jié)點(diǎn)振鈴的原因。假設(shè)該轉(zhuǎn)換器狀態(tài)穩(wěn)定，在低側(cè)FET開啟時(shí)的部分開關(guān)周期，負(fù)載功率僅通過輸出電感和電容提供，這樣能量存儲(chǔ)于寄生電感，E=1/2L×I2。在開關(guān)周期末尾，轉(zhuǎn)換器將會(huì)把低側(cè)FET關(guān)閉，并將高側(cè)FET重新開啟，目的是為輸出L重新提供功率。

圖5-1：降壓DC-DC的寄生模型

一些高性能柵極驅(qū)動(dòng)器和一個(gè)高速開關(guān)FET可以使低側(cè)FET快速關(guān)閉，假設(shè)負(fù)載狀態(tài)足以讓電感電流持續(xù)流至輸出，則電流被分流至低側(cè)FET的體二極管，并且能量保留在低側(cè)FET的寄生漏極和源極電感中，而來自低側(cè)和高側(cè)FET寄生電感的能量會(huì)以開關(guān)節(jié)點(diǎn)LC振蕩波形的形式出現(xiàn)。

這種振鈴的電壓大小可超出低側(cè)MOS的絕對(duì)漏-源電壓，一般高速開關(guān)MOS都使用了一個(gè)堆棧式MOS對(duì)，通過一些創(chuàng)新的封裝技術(shù)控制這些寄生電感。

2.降低振鈴

使用一個(gè)1.1V-20A降壓DC-DC測(cè)試電路用于表明開關(guān)節(jié)點(diǎn)振鈴的影響，該電路使用驅(qū)動(dòng)器+高速開關(guān)FET電源模塊，工作頻率輸600KHz，輸入電壓范圍8-16V，圖5-2是沒有連接自舉電阻器，高側(cè)柵極電阻器或者緩沖器的開關(guān)節(jié)點(diǎn)波形，從波形圖中可以看到12V輸入時(shí)，峰值振鈴為23.4V，最大負(fù)載的效率為87.2%。

圖5-2：時(shí)間-50ns/div；原始振鈴波形-5V/div

圖5-3：時(shí)間-50ns/div；增加自舉電阻振鈴波形-5V/div

圖5-4：時(shí)間-50ns/div；增加高側(cè)柵極電阻振鈴波形-5V/div

圖5-5：時(shí)間-50ns/div；增加緩沖器振鈴波形-5V/div

對(duì)自舉電阻器、高側(cè)柵極電阻器和緩沖器進(jìn)行了優(yōu)化，以將這種電壓過沖降低至20V以下，這種電壓過沖控制方法為FET保護(hù)提供了一定的裕量，而FET的最大額定電壓為30V。圖5-2至圖5-5顯示了初始電路的過沖和使用自舉電阻器、柵極電阻器和緩沖器降低后的振鈴過沖。柵極電阻器的波形與自舉電阻器非常類似，需要注意的是，僅振鈴的量級(jí)受到了自舉電阻器和柵極電阻器方法的影響，緩沖器方法還改變了振鈴頻率，并漸次減弱振鈴波形，圖5-6顯示了每種狀態(tài)的測(cè)得效率。

圖5-6：效率與負(fù)載電流的關(guān)系

表5-1：三種振鈴降低方法測(cè)試

3.自舉電阻器

圖5-1中所示充電泵電路利用Cboot來將高側(cè)柵極電源電壓升壓至功率級(jí)電源電壓以上，降低振鈴的一種方法是用一個(gè)自舉電阻器與自舉電容串聯(lián)，降低高側(cè)FET的開啟速度。這樣做讓寄生網(wǎng)絡(luò)有更多的時(shí)間來放電，最終達(dá)到控制振鈴的目的。（自舉原理和計(jì)算傳送門：DC-DC-19：如何設(shè)計(jì)Buck變換中的自舉電路）

確定該自舉電阻器值的方法是：從0Ω開始，然后逐漸增加電阻，直到出現(xiàn)理想的振鈴程度為止。本例要想將這種設(shè)計(jì)的振鈴降低至20V以下，則必須使用一個(gè)6.8Ω自舉電阻器，該自舉電容器僅僅影響高側(cè)FET的開啟，從而讓這種方法成為降低振鈴的一種有效方法。但是如果自舉電阻器過大，則自舉電容可能不會(huì)在每個(gè)周期都獲得完全充電，這種情況下，柵極驅(qū)動(dòng)器可能沒有足夠的電壓來讓高側(cè)FET保持開啟，并可能會(huì)在周期的中間關(guān)閉高側(cè)FET，這樣便限制了可以利用自舉電阻器方法降低的振鈴量。

4.高側(cè)柵極電阻器

同自舉電阻器方法類似，高側(cè)FET柵極串聯(lián)的電阻器減慢高側(cè)FET的開啟，但是由于該電阻與柵極串聯(lián)，它也在放電通路中，因此它同時(shí)也減慢了關(guān)閉的速度。為了把這種設(shè)計(jì)的振鈴降低至20V以下，我們使用了一個(gè)6.8Ω的柵極電阻器，這種方法是三種方法中效率最低的一種。

5.緩沖器

可用于降低振鈴的第三種方法是使用一個(gè)緩沖器，關(guān)于使用緩沖器的一個(gè)更加詳細(xì)的實(shí)例傳送門：DC-DC-20：如何設(shè)計(jì)緩沖電路去除DC-DC的開關(guān)節(jié)點(diǎn)噪聲。緩沖器電路由一個(gè)電阻器和一個(gè)電容組成，它們與開關(guān)節(jié)點(diǎn)和接地以串聯(lián)的方式連接。緩沖器電路用于減少開關(guān)過渡期間的寄生電感和電容，這種電路降低了振鈴電壓和頻率，同時(shí)也減少了振鈴周期數(shù)，可以幫助降低系統(tǒng)產(chǎn)生的EMI。

選擇電容和電阻器件組件時(shí)，首先應(yīng)測(cè)量原始電路的振鈴頻率。一旦確定了頻率，便可將一個(gè)電容放同低側(cè)FET并聯(lián)放置，將振鈴頻率改變?yōu)樵贾档囊话耄?dāng)頻率為原始值的一半時(shí)，該并聯(lián)電容值便等于原始電路寄生電容的三倍。知道電容和頻率以后，我們便可以通過公式：

計(jì)算出寄生電容，其中f為原始振鈴頻率，而C為寄生電容，電路阻尼電阻器的值可以通過方程式

計(jì)算得到，該電阻器可能會(huì)也可能不會(huì)提供必要的振鈴控制。增加電阻值會(huì)產(chǎn)生一個(gè)弱阻尼系統(tǒng)，其有更多振鈴存在，但卻可以降低功耗。增加電容可以降低振鈴，但會(huì)增加功耗，就本例而言，使用一個(gè)2200pF電容和一個(gè)1Ω電阻以后，振鈴降低至19.1V。

6.小結(jié)

1：自舉電阻器可在不影響關(guān)閉的情況下減慢高側(cè)FET的開啟，是最為有效的一種方法，但是如果使用這種方法，則必須注意防止讓柵極缺電荷。

2：一個(gè)電阻器與柵極串聯(lián)，可同時(shí)增加高側(cè)MOSFET的開啟與關(guān)閉時(shí)間，從而對(duì)開關(guān)節(jié)點(diǎn)升降振鈴進(jìn)行控制，但這種方法消耗掉了高側(cè)FET的大多數(shù)功率，因此效率較低。

3：RC緩沖器可以降低振鈴的頻率和過沖，但是它要求使用兩個(gè)額外組件，并且在輕負(fù)載條件下效率較低。

每一種電源設(shè)計(jì)都有其優(yōu)缺點(diǎn)，因此我們應(yīng)該認(rèn)真研究每一種方法，了解其給電源帶來的成本/好處。最好的方法可能是組合使用所有三種電路，最終目標(biāo)是在盡可能保持功率級(jí)高效率的同時(shí)，在MOSFET最大額定電壓以下維持足夠的安全裕量。這三種方法適用的場(chǎng)景也有所不同，Rgate只能適用于MOS分立的情況，而Rboot只能適用于有外置Cboot的情況，緩沖電路則分立與集成都比較適用。