新基建推動5G通信與互聯(lián)網(wǎng)數(shù)據(jù)中心雙線發(fā)展，數(shù)據(jù)存儲及計算處理的需求激增，核心運算處理器的速度要求變高，運算量增多；如何為處理器提供高品質(zhì)的穩(wěn)定電源輸出及功能豐富的數(shù)字調(diào)節(jié)監(jiān)測功能，提升效率是多相電源芯片的關(guān)鍵技術(shù)。

什么是多相Buck電源？

應用場景

大數(shù)據(jù)，云計算，人工智能概念的興起，通信基站，數(shù)據(jù)中心等基建設施及汽車電動智能化催生出的自動駕駛等終端應用都需要耗電更大的CPU，GPU及ASIC來支持更為強勁的算力需求。這對供電電壓調(diào)節(jié)器模塊 (VRM/Vcore) 和負載點電源 (PoL) 提出了嚴峻挑戰(zhàn)，包括：更高的效率、更高的功率密度，同時滿足處理器di/dt>1000A/us瞬態(tài)響應要求。

拓撲架構(gòu)

常說的多相Buck電源包含控制器和DrMOS，是一種多路交錯并聯(lián)的同步Buck拓撲，被公認為是此類應用場景的最佳解決方案。以廣泛應用的12V直流母線，轉(zhuǎn)換到核心類負載所需較低電壓 (0.5V~2V) 的場合為例，其基于多相Buck的小占空比供電架構(gòu)方案如下。

每相Buck對應的半橋MOSFET可由包含驅(qū)動和溫度/電流檢測的DrMOS代替，由一個控制器采集反饋的電壓、電流、溫度/錯誤等信號，并發(fā)出各PWM波實現(xiàn)功率的閉環(huán)控制。控制器可通過特定協(xié)議的通信接口 (如PMBus，AVSBus，SVID，SVI2/3，PWM-VID等) 和信號指示IO口，與系統(tǒng)上位機或負載處理器進行信號交互。

工作原理

以兩相Buck交錯并聯(lián)運行為例，波形之間的關(guān)系如下所示。

當相數(shù)繼續(xù)增加時，隨著占空比變化會產(chǎn)生不一樣的紋波抵消效果。紋波抵消率k為isum的紋波峰峰值與iL的紋波峰峰值的比值，它隨著相數(shù)和占空比的變化關(guān)系如下。

動態(tài)響應及自適應電壓定位

多相VRM/PoL應用中，動態(tài)響應包含動態(tài)電壓識別 (DVID) 和動態(tài)負載。

當VID目標參考電壓以設置的斜率動態(tài)變化時，控制器需要立即響應控制PWM發(fā)波，以使得輸出電壓有能力緊密跟蹤VID的變化。

動態(tài)加減載時，負載電流從Io1跳變至Io2，持續(xù)一段時間后又恢復，輸出電壓會相應地出現(xiàn)波動。環(huán)路未飽和情況下，變化的電壓v，它與電流i之比，可定義為AC Load-Line (ACLL)。從幅值的角度去看，電壓波動ΔV與電流擺幅ΔI，近似滿足：

ΔV/ΔI≈ACLL

在CPU應用中，經(jīng)常使用自適應電壓定位技術(shù)(Adaptative Voltage Positioning, AVP)，優(yōu)化動態(tài)響應中電壓波動的峰峰差值。AVP開啟的情況下，多相控制器可根據(jù)當前的輸出電流Iout大小，將VID目標參考電壓自適應下調(diào)，下調(diào)的電壓ΔVID與輸出電流Iout之比，定義為DC Load-Line (DCLL)。

ΔVID/Iout=DCLL

當DCLL=ACLL時，電壓波動的峰峰值可降低約一半，因此在保證同樣電壓波動的情況下，AVP功能可節(jié)省輸出濾波電容的用量。

架構(gòu)優(yōu)勢

綜上所述，多相Buck電源的架構(gòu)優(yōu)勢有：

?? 每一相發(fā)波相位交錯，穩(wěn)態(tài)電感電流的波形峰谷一定程度上相互抵消，提高等效開關(guān)頻率，減小了輸入和輸出的電流紋波和電壓紋波；

?? 每一相可使用更小感值和體積的電感，并聯(lián)情況下通過占空比重疊，可實現(xiàn)更高的di/dt，和更快的動態(tài)響應；

?? 采用耦合電感技術(shù)后可繼續(xù)放大上述優(yōu)勢；

?? 方便的輕載高效管理，可簡單通過關(guān)閉某幾相實現(xiàn)，即自動切相；

?? 并聯(lián)更多相數(shù)可方便拓展輸出電流，且實現(xiàn)分散的熱源壓力，分布式散熱管理。

審核編輯：湯梓紅