1 介紹：

這篇文章收集了有用的指導原則和一些計算公式，來幫助初學者以及有經驗的工程師理解將電路原理圖轉化為物理原型的相關話題。文章考慮元器件的寄生參數，這些寄生參數會降低效率，造成壓降，產生脈沖，甚至會造成電源的無序操作。對于電源設計者，有個共性的問題是電源作為主辦的一部分，系統工程師希望電源結構和主辦的其他部分相似。其中一個目的是電源不需要單獨使用散熱器。這也意味著工程師需要熟悉主板提供的散熱方式。

2 直流寄生參數

對于高輸出電流的電源，元件的電阻是重要的問題，因為它會降低效率，發熱，甚至可能影響基準電壓。即使這樣，人們還是很容易忽視PWM布線電阻。如圖1根據電阻率和物理性狀能夠容易地計算出電阻。從公式不難看出，路徑越長，電阻越大；橫截面積越大，電阻越小。表1中是常用導體的電阻率。有個有趣的地方，電鍍銅比純銅的電阻率大。這個對于理解電源是非常重要的。因為電鍍用于過孔來實現PWBs的電器鏈接，同時電鍍也應用于PWBs的表面，增加銅皮厚度。大多數時候，表面層是“1電鍍1”意味著銅層為1oz厚，附加1oz的電鍍層。這會使得表層電阻減少你期望的25%。另外有趣的一點是焊接材料比如說焊錫不是良導體。

? ? ? ? ? ? ? ? ? ? ? ?

圖1 電阻計算和常見的電阻率

一個簡單估算PWM 布線電阻的方法見圖2。第一步計算出正方體導體的電阻。

圖2PWB 布線電阻簡化計算

表1是常見的布線厚度和溫度電阻的計算。注意100度電阻大約升高30%。銅的電阻與溫度成線性變化。當計算出正方體導體的電阻后，設計者就可以估算PWM 布線有幾段，然后乘以正方體電阻即可計算出總電阻。記住1oz銅大概有0.5mΩ。這比記電阻率更容易。

一個經常忽視的電流路勁是過孔，從板的頂層到底層的通路。實際上這些過孔有相當的電阻。圖3代表一個穿過1.5mm厚度PWB的過孔電阻的計算。盡管2.4mΩ看起來很小，但是如果這是10A電流的唯一路勁，它會造成1/4W的功耗，并且會造成24mV的壓降。對于1.2V的輸出電源，這可能會造成2%的負載電壓降落。經典規則是“過孔電流極限在1A到3A之間”。我們不僅需要詳細檢查電源輸出路勁，而且應該考慮開關器件附近的交流路勁。注意：從電源調節器到負載的路勁上會有壓降，一個好的設計應該將負載盡量靠近電源調節器端。

在設計PWB布線尺寸時，除了壓降因素，還需要考慮溫度因素。正如前邊過孔的討論，即使幾毫歐姆的電阻，都會產生顯著的功耗，因此造成較大的溫升。IPC 已經發布了用于指導“對于指定溫升的導體寬度選擇”的標準。如圖4，即為確定載流能力的數據表。例如：考慮0.1 inch 寬，1 ounce厚度的走線。對于10度溫升，導線的載流能力為4A；對于45度溫升，載流能力為9A。這些曲線表明了在極端條件下，跡線能夠承載電流的能力。但是并沒有考慮壓降。考慮一個1 ounce 厚，1 inch 長，0.1 inch 寬的跡線，它的長10倍寬，并且每正方形0.5 mΩ。這樣跡線的電阻為5 mΩ。溫升10度等價于20mV的壓降，45度的溫升等價于45mV的壓降。通常這類型壓降比較顯著，尤其是對于1V電源。所以如果導線形狀設計的合適，溫升不應該是問題。

3 交流寄生參數

PWB布線有寄生電容和電感。圖5可以看出，即使電容沒有安裝，自身的寄生參數也能降低其電容的性能。在低頻時，四類型的電容隨著頻率的升高都呈現出阻抗降低的趨勢，但是當頻率升高到一定值，其阻抗不在降低，反而開始升高。這是由電容的等效電感(ESL)造成的。根據電感的經驗法則，導體的電感按6nH/mm(15Nh/in)計算。例如對于0.5mm長的電容，其寄生電感為3nH。

? ? ? ? ? ? ? ?

圖6提供了一個精確的電感計算公式。這個主要是用來計算自由空間中PWB 布線的電感。有意思的是由于電感的自然對數關系式，較大的導線寬度對減少寄生電感影響較小。這就意味著我們需要盡量降低孤立布線的電感。

圖7是計算地平面正上方跡線寄生電感的公式。公式中關鍵點是寄生電感與層間距成正比，與導線寬度成反比。這就意味著相比孤立導線，我們有更多的控制變量來減少寄生電感。第二關鍵點是寄生電感與信號電流的環路面積成正比。圖7中的第一個計算公式代表多層板中鄰近地層的。注意：與圖6相比，電感可以通過第三個變量來減少，而且還可以通過加寬導線來進一步降低寄生電感。第二個公式是典型的二層板。

值得注意的是，只有當布線正下方的地線比跡線寬很多時候，上述寄生電感的計算才有效。如果地線寬度與其上方的走線差不多，結果會比計算值稍微大點。

圖7 地碰面上的布線能夠有效降低布線的寄生電感

不管是旁路電容還是輸出電容，要想電容有效，就應該盡量降低與其連接的引線寄生電感。布線的第一步，設計者應該畫出電路原理圖后，布線工程師應該知道信號的關鍵路徑。第二部，電源工程師應該規劃布局，確保高的di/dt路徑最短。盡量在需要的地方鋪地，最小旁路電容的環路面積。

設計者也可以考慮并聯不同類型的電容來優化阻抗達到更好的帶寬。通過并聯2個不同類型的電容，可以獲得更低的阻抗，獲得更大的帶寬。一般來說，頻率越高的電容要求物理尺寸越小。

圖8并聯電容優化阻抗，擴展帶寬

圖9代表共模電感與頻率的關系曲線。可以看到當頻率升到一定程度，電感就表現出電容的特性，這個叫做分布電容。任何電感都有相似的現象。分布電容的典型值為10pF到100pF。

圖9 高頻時，電感變為電容

圖10提供了計算層到層之間的分布電容公式。該電容與介電常數，相對介電常數，面積和厚度有關。介電常數是個常數1/ 36π ×10?9 F/m，然而相對介電常數與材料相關。對于典型的PWB 材料，相對介電常數為5F/m。設計者唯一可控的變量是面積和間距。為使兩導體之間盡可能小的分布電容，就應該使面積盡可能小，間距盡可能大。

交叉的跡線由于很小的分布電容，所以算不上主要問題。電容耦合問題通常包括層之間，焊盤之間以及并聯的導體之間。例如圖11為地層分布電容如何降低共模電感性能。這個例子中，共模電感下邊的地層是連續的。并且有很大的電源和共模電感連接區域。這會造成明顯的分布電容，從輸入到底，然后再到輸出。要想正確的連接這個共模電感，地層不應該穿越電感，并且連接引線的區域應該最小化。最嚴重的分布電容問題通常是反饋端的連接以及補償放大器的連接。

圖10 范例計算分布電容

圖11 地層的分布電容短路共模電感

總結：無意識的電感可能會損壞濾波電容的功能。所以在低阻抗電路比如濾波器，開關電源和定時器等設計中，一定要注意寄生電感參數。可以使用地層，加寬導線寬度，減小高di/dt的環路面積等措施來降低寄生電感；無意識的電容可能會損壞電感的功能。所以在高阻抗電路比如濾波器和放大器設計中，就應該注意分布電容的影響。可以采用布局技巧，屏蔽等措施來降低分布電容。注意放大器的輸入端以及高的dv/dt路勁。

本人，擅長MATLAB/SIMULINK軟件，有十多年的經驗，做過大量的項目以及課題；涵蓋控制辨識，金融，機電液，圖像處理識別，數據處理可視化，數字信號處理等領域。我的博客也包含大量的硬件設計方面的積累。