在《如何處理高di/dt負載瞬態（上）》中，我們討論了電流快速變化時一些負載的電容旁路要求。我們發現必須讓低等效串聯電感（ESL）電容器靠近負載，因為不到0.5 nH便可產生不可接受的電壓劇增。實際上，要達到這種低電感，要求在處理器封裝中放置多個旁路電容器和多個互連針腳。本文中，我們將討論達到電源輸出實際di/dt要求所需的旁路電容大小。
?
為了討論方便，圖1顯示了電源系統的P-SPICE模型。本圖由補償電路電源、調制器（G1）和輸出電容器組成。內部還包括互連電感、旁路電容負載模型、DC負載和步進負載。 ?
?圖1 簡易P-SPICE模型輔助系統設計
?
首先，你需要決定是將電源和負載看作一個個單獨的“黑匣子”，還是把問題當作一個完整的電源系統設計來處理。如果使用系統級方法，你可以利用負載旁路電容來降低電源輸出電容，從而節約系統成本。如果使用“黑匣子”方法，你要單獨測試電源和負載。不管使用哪種方法，你都要知道負載需要多大的旁路電容。
?
首先，估計電源和負載之間的互連電感和電阻的大小。這種互連阻抗(L_INTERCONNECT) 形成一個旁路電容器 (C_BYPASS) 低通濾波器。我們假設電源輸出阻抗較低。利用該低通濾波器的特性阻抗 (Z_O)、負載步進值 (I_STEP) 和允許電壓波動（dV），建立旁路濾波器要求（方程式1-2）： 有趣的是，所需電容大小與負載電流的平方除以允許擾動的平方有關，因此要仔細計算這兩個值。
?
互連電感的范圍從并列電源的幾十nH，到遠距放置電源的數百nHs。一條較為有效的經驗法則是，每英寸增加15 nH左右的互連電感。負載步進為10安培且允許擾動為30mV時，旁路要求范圍為5 nH的500 uF到500 nH的50 mF。
?
另外，這種濾波器還降低了電源的負載電流上升速率。如果無損濾波器由一個電流方波激勵，則電感電流為正弦。通過對方程式4-7中的電流波形求微分，可以計算得到上升速率。