淺談PCB布線設計策略

淺談PCB布線設計系列之一

在當今激烈競爭的電池供電市場中，由于成本指標限制，設計人員常常使用雙面板。盡管多層板(4層、6層及8層)方案在尺寸、噪聲和性能方面具有明顯優勢，成本壓力卻促使工程師們重新考慮其布線策略，采用雙面板。在本文中，我們將討論自動布線功能的正確使用和錯誤使用，有無地平面時電流回路的設計策略，以及對雙面板元件布局的建議。

一、自動布線的優缺點以及模擬電路布線的注意事項

設計PCB時，往往很想使用自動布線。通常，純數字的電路板(尤其信號電平比較低，電路密度比較小時)采用自動布線是沒有問題的。但是，在設計模擬、混合信號或高速電路板時，如果采用布線軟件的自動布線工具，可能會出現一些問題，甚至很可能帶來嚴重的電路性能問題。

例如，圖1中顯示了一個采用自動布線設計的雙面板的頂層。此雙面板的底層如圖2所示，這些布線層的電路原理圖如圖3a和圖3b所示。設計此混合信號電路板時，經仔細考慮，將器件手工放在板上，以便將數字和模擬器件分開放置。

采用這種布線方案時，有幾個方面需要注意，但最麻煩的是接地。如果在頂層布地線，則頂層的器件都通過走線接地。器件還在底層接地，頂層和底層的地線通過電路板最右側的過孔連接。當檢查這種布線策略時，首先發現的弊端是存在多個地環路。另外，還會發現底層的地線返回路徑被水平信號線隔斷了。這種接地方案的可取之處是，模擬器件(12位A/D轉換器MCP3202和2.5V參考電壓源MCP4125)放在電路板的最右側，這種布局確保了這些模擬芯片下面不會有數字地信號經過。

圖3a和圖3b所示電路的手工布線如圖4、圖5所示。在手工布線時，為確保正確實現電路，需要遵循一些通用的設計準則：盡量采用地平面作為電流回路；將模擬地平面和數字地平面分開；如果地平面被信號走線隔斷，為降低對地電流回路的干擾，應使信號走線與地平面垂直；模擬電路盡量靠近電路板邊緣放置，數字電路盡量靠近電源連接端放置，這樣做可以降低由數字開關引起的di/dt效應。

這兩種雙面板都在底層布有地平面，這種做法是為了方便工程師解決問題，使其可快速明了電路板的布線。廠商的演示板和評估板通常采用這種布線策略。但是，更為普遍的做法是將地平面布在電路板頂層，以降低電磁干擾。

圖1 采用自動布線為圖3所示電路原理圖設計的電路板的頂層

圖2 采用自動布線為圖3所示電路原理圖設計的電路板的底層

圖3a 圖1、圖2、圖4和圖5中布線的電路原理圖

圖3b 圖1、圖2、圖4和圖5中布線的模擬部分電路原理圖

二、有無地平面時的電流回路設計

對于電流回路，需要注意如下基本事項：

如果使用走線，應將其盡量加粗。PCB上的接地連接如要考慮走線時，設計應將走線盡量加粗。這是一個好的經驗法則，但要知道，接地線的最小寬度是從此點到末端的有效寬度，此處“末端”指距離電源連接端最遠的點。

應避免地環路。

如果不能采用地平面，應采用星形連接策略(見圖6)。通過這種方法，地電流獨立返回電源連接端。圖6中，注意到并非所有器件都有自己的回路，U1和U2是共用回路的。如遵循以下第4條和第5條準則，是可以這樣做的。

數字電流不應流經模擬器件。數字器件開關時，回路中的數字電流相當大，但只是瞬時的，這種現象是由地線的有效感抗和阻抗引起的。對于地平面或接地走線的感抗部分，計算公式為V = Ldi/dt，其中V是產生的電壓，L是地平面或接地走線的感抗，di是數字器件的電流變化，dt是持續時間。對地線阻抗部分的影響，其計算公式為V= RI, 其中，V是產生的電壓，R是地平面或接地走線的阻抗，I是由數字器件引起的電流變化。經過模擬器件的地平面或接地走線上的這些電壓變化，將改變信號鏈中信號和地之間的關系(即信號的對地電壓)。

高速電流不應流經低速器件。與上述類似，高速電路的地返回信號也會造成地平面的電壓發生變化。此干擾的計算公式和上述相同，對于地平面或接地走線的感抗：V = Ldi/dt；對于地平面或接地走線的阻抗：V = RI。與數字電流一樣，高速電路的地平面或接地走線經過模擬器件時，地線上的電壓變化會改變信號鏈中信號和地之間的關系。

圖4 采用手工走線為圖3所示電路原理圖設計的電路板的頂層

圖5 采用手工走線為圖3所示電路原理圖設計的電路板的底層

圖6 如果不能采用地平面，可以采用“星形”布線策略來處理電流回路

圖7 分隔開的地平面有時比連續的地平面有效，圖b)接地布線策略比圖a) 的接地策略理想

不管使用何種技術，接地回路必須設計為最小阻抗和容抗。

如使用地平面，分隔開地平面可能改善或降低電路性能，因此要謹慎使用。

分開模擬和數字地平面的有效方法如圖7所示。圖7中，精密模擬電路更靠近接插件，但是與數字網絡和電源電路的開關電流隔離開了。這是分隔開接地回路的非常有效的方法，我們在前面討論的圖4和圖5的布線也采用了這種技術。

淺談PCB布線設計系列之二

工程領域中的數字設計人員和數字電路板設計專家在不斷增加，這反映了行業的發展趨勢。盡管對數字設計的重視帶來了電子產品的重大發展，但仍然存在，而且還會一直存在一部分與模擬或現實環境接口的電路設計。模擬和數字領域的布線策略有一些類似之處，但要獲得更好的結果時，由于其布線策略不同，簡單電路布線設計就不再是最優方案了。本文就旁路電容、電源、地線設計、電壓誤差和由PCB布線引起的電磁干擾(EMI)等幾個方面，討論模擬和數字布線的基本相似之處及差別。

一、模擬和數字布線策略的相似之處?

1、旁路或去耦電容

在布線時，模擬器件和數字器件都需要這些類型的電容，都需要靠近其電源引腳連接一個電容，此電容值通常為0.1mF。系統供電電源側需要另一類電容，通常此電容值大約為10mF。

這些電容的位置如圖1所示。電容取值范圍為推薦值的1/10至10倍之間。但引腳須較短，且要盡量靠近器件(對于0.1mF電容)或供電電源(對于10mF電容)。在電路板上加旁路或去耦電容，以及這些電容在板上的位置，對于數字和模擬設計來說都屬于常識。但有趣的是，其原因卻有所不同。在模擬布線設計中，旁路電容通常用于旁路電源上的高頻信號，如果不加旁路電容，這些高頻信號可能通過電源引腳進入敏感的模擬芯片。一般來說，這些高頻信號的頻率超出模擬器件抑制高頻信號的能力。如果在模擬電路中不使用旁路電容的話，就可能在信號路徑上引入噪聲，更嚴重的情況甚至會引起振動。

圖1 在模擬和數字PCB設計中，旁路或去耦電容(1mF)應盡量靠近器件放置。供電電源去耦電容(10mF)應放置在電路板的電源線入口處。所有情況下，這些電容的引腳都應較短

圖2 在此電路板上，使用不同的路線來布電源線和地線，由于這種不恰當的配合，電路板的電子元器件和線路受電磁干擾的可能性比較大

圖3 在此單面板中，到電路板上器件的電源線和地線彼此靠近。此電路板中電源線和地線的配合比圖2中恰當。電路板中電子元器件和線路受電磁干擾(EMI)的可能性降低了679/12.8倍或約54倍。

對于控制器和處理器這樣的數字器件，同樣需要去耦電容，但原因不同。這些電容的一個功能是用作“微型”電荷庫。在數字電路中，執行門狀態的切換通常需要很大的電流。由于開關時芯片上產生開關瞬態電流并流經電路板，有額外的“備用”電荷是有利的。如果執行開關動作時沒有足夠的電荷，會造成電源電壓發生很大變化。電壓變化太大，會導致數字信號電平進入不確定狀態，并很可能引起數字器件中的狀態機錯誤運行。流經電路板走線的開關電流將引起電壓發生變化，電路板走線存在寄生電感，可采用如下公式計算電壓的變化：V = LdI/dt；其中，V = 電壓的變化；L = 電路板走線感抗；dI = 流經走線的電流變化；dt =電流變化的時間。

因此，基于多種原因，在供電電源處或有源器件的電源引腳處施加旁路(或去耦)電容是較好的做法。

2、電源線和地線要布在一起

電源線和地線的位置良好配合，可以降低電磁干擾的可能性。如果電源線和地線配合不當，會設計出系統環路，并很可能會產生噪聲。電源線和地線配合不當的PCB設計示例如圖2所示。此電路板上，設計出的環路面積為697cm2。采用圖3所示的方法，電路板上或電路板外的輻射噪聲在環路中感應電壓的可能性可大為降低。　

二、模擬和數字領域布線策略的不同之處?

1、地平面是個難題

電路板布線的基本知識既適用于模擬電路，也適用于數字電路。一個基本的經驗準則是使用不間斷的地平面，這一常識降低了數字電路中的dI/dt(電流隨時間的變化)效應，這一效應會改變地的電勢并會使噪聲進入模擬電路。數字和模擬電路的布線技巧基本相同，但有一點除外。對于模擬電路，還有另外一點需要注意，就是要將數字信號線和地平面中的回路盡量遠離模擬電路。這一點可以通過如下做法來實現：將模擬地平面單獨連接到系統地連接端，或者將模擬電路放置在電路板的最遠端，也就是線路的末端。這樣做是為了保持信號路徑所受到的外部干擾最小。對于數字電路就不需要這樣做，數字電路可容忍地平面上的大量噪聲，而不會出現問題。　

圖4 (左)將數字開關動作和模擬電路隔離，將電路的數字和模擬部分分開。 (右) 要盡可能將高頻和低頻分開，高頻元件要靠近電路板的接插件

圖5 在PCB上布兩條靠近的走線，很容易形成寄生電容。由于這種電容的存在，在一條走線上的快速電壓變化，可在另一條走線上產生電流信號

圖6 如果不注意走線的放置，PCB中的走線可能產生線路感抗和互感。這種寄生電感對于包含數字開關電路的電路運行是非常有害的。

2、元件的位置

如上所述，在每個PCB設計中，電路的噪聲部分和“安靜”部分(非噪聲部分)要分隔開。一般來說，數字電路“富含”噪聲，而且對噪聲不敏感(因為數字電路有較大的電壓噪聲容限)；相反，模擬電路的電壓噪聲容限就小得多。兩者之中，模擬電路對開關噪聲最為敏感。在混合信號系統的布線中，這兩種電路要分隔開，如圖4所示。

3、PCB設計產生的寄生元件

PCB設計中很容易形成可能產生問題的兩種基本寄生元件：寄生電容和寄生電感。設計電路板時，放置兩條彼此靠近的走線就會產生寄生電容。可以這樣做：在不同的兩層，將一條走線放置在另一條走線的上方；或者在同一層，將一條走線放置在另一條走線的旁邊，如圖5所示。在這兩種走線配置中，一條走線上電壓隨時間的變化(dV/dt)可能在另一條走線上產生電流。如果另一條走線是高阻抗的，電場產生的電流將轉化為電壓。

快速電壓瞬變最常發生在模擬信號設計的數字側。如果發生快速電壓瞬變的走線靠近高阻抗模擬走線，這種誤差將嚴重影響模擬電路的精度。在這種環境中，模擬電路有兩個不利的方面：其噪聲容限比數字電路低得多；高阻抗走線比較常見。

采用下述兩種技術之一可以減少這種現象。最常用的技術是根據電容的方程，改變走線之間的尺寸。要改變的最有效尺寸是兩條走線之間的距離。應該注意，變量d在電容方程的分母中，d增加，容抗會降低。可改變的另一個變量是兩條走線的長度。在這種情況下，長度L降低，兩條走線之間的容抗也會降低。

另一種技術是在這兩條走線之間布地線。地線是低阻抗的，而且添加這樣的另外一條走線將削弱產生干擾的電場，如圖5所示。

電路板中寄生電感產生的原理與寄生電容形成的原理類似。也是布兩條走線，在不同的兩層，將一條走線放置在另一條走線的上方；或者在同一層，將一條走線放置在另一條的旁邊，如圖6所示。在這兩種走線配置中，一條走線上電流隨時間的變化(dI/dt)，由于這條走線的感抗，會在同一條走線上產生電壓；并由于互感的存在，會在另一條走線上產生成比例的電流。如果在第一條走線上的電壓變化足夠大，干擾可能會降低數字電路的電壓容限而產生誤差。并不只是在數字電路中才會發生這種現象，但這種現象在數字電路中比較常見，因為數字電路中存在較大的瞬時開關電流。

為消除電磁干擾源的潛在噪聲，最好將“安靜”的模擬線路和噪聲I/O端口分開。要設法實現低阻抗的電源和地網絡，應盡量減小數字電路導線的感抗，盡量降低模擬電路的電容耦合。　

三、結語

數字和模擬范圍確定后，謹慎地布線對獲得成功的PCB至關重要。布線策略通常作為經驗準則向大家介紹，因為很難在實驗室環境中測試出產品的最終成功與否。因此，盡管數字和模擬電路的布線策略存在相似之處，還是要認識到并認真對待其布線策略的差別。

淺談PCB布線設計系列之三

布線需要考慮的問題很多，但是最基本的的還是要做到周密，謹慎。

1、寄生元件危害最大的情況?

印刷電路板布線產生的主要寄生元件包括：寄生電阻、寄生電容和寄生電感。例如：PCB的寄生電阻由元件之間的走線形成；電路板上的走線、焊盤和平行走線會產生寄生電容；寄生電感的產生途徑包括環路電感、互感和過孔。當將電路原理圖轉化為實際的PCB時，所有這些寄生元件都可能對電路的有效性產生干擾。本文將對最棘手的電路板寄生元件類型 — 寄生電容進行量化，并提供一個可清楚看到寄生電容對電路性能影響的示例。　

圖1 在PCB上布兩條靠近的走線，很容易產生寄生電容。由于這種寄生電容的存在，在一條走線上的快速電壓變化會在另一條走線上產生電流信號。

圖2 用三個8位數字電位器和三個放大器提供65536個差分輸出電壓，組成一個16位D/A轉換器。如果系統中的VDD為5V，那么此D/A轉換器的分辨率或LSB大小為76.3mV。

圖3 這是對圖2所示電路的第一次布線嘗試。此配置在模擬線路上產生不規律的噪聲，這是因為在特定數字走線上的數據輸入碼隨著數字電位器的編程需求而改變。

2、寄生電容的危害

大多數寄生電容都是靠近放置兩條平行走線引起的。可以采用圖1所示的公式來計算這種電容值。

在混合信號電路中，如果敏感的高阻抗模擬走線與數字走線距離較近，這種電容會產生問題。例如，圖2中的電路就很可能存在這種問題。

為講解圖2所示電路的工作原理，采用三個8位數字電位器和三個CMOS運算放大器組成一個16位D/A轉換器。在此圖的左側，在VDD和地之間跨接了兩個數字電位器(U3a和U3b)，其抽頭輸出連接到兩個運放(U4a和U4b)的正相輸入端。數字電位器U2和U3通過與單片機(U1)之間的SPI接口編程。在此配置中，每個數字電位器配置為8位乘法型D/A轉換器。如果VDD為5V，那么這些D/A轉換器的LSB大小等于19.61mV。

這兩個數字電位器的抽頭都分別連接到兩個配置了緩沖器的運放的正相輸入端。在此配置中，運放的輸入端是高阻抗的，將數字電位器與電路其它部分隔離開了。這兩個放大器配置為其輸出擺幅限制不會超出第二級放大器的輸入范圍。

圖 4 在此示波器照片中，最上面的波形取自JP1(到數字電位器的數字碼)，第二個波形取自JP5(相鄰模擬走線上的噪聲)，最下面的波形取自TP10(16位D/A轉換器輸出端的噪聲)。

圖5 采用這種新的布線，將模擬線路和數字線路隔離開了。增大走線之間的距離，基本消除了在前面布線中造成干擾的數字噪聲。

圖 6 圖中示出了采用新布線的16位D/A轉換器的單個碼轉換結果，對數字電位器編程的數字信號沒有造成數字噪聲。

為使此電路具有16位D/A轉換器的性能，采用第三個數字電位器(U2a)跨接在兩個運放(U4a和U4b)的輸出端之間。U3a和U3b的編程設定經數字電位器后的電壓值。如果VDD為5V，可以將U3a和U3b的輸出編程為相差19.61mV。此電壓大小經第三個8位數字電位器R3，則自左至右整個電路的LSB大小為76.3mV。此電路獲得最優性能所需的嚴格器件規格如表1所示。

此電路有兩種基本工作模式。第一種模式可用于獲得可編程、可調節的直流差分電壓。在此模式中，電路的數字部分只是偶爾使用，在正常工作時不使用。第二種模式是可以將此電路用作任意波形發生器。在此模式中，電路的數字部分是電路運行的必需部分。此模式中可能發生電容耦合的危險。

圖2所示電路的第一次布線如圖3所示。此電路是在實驗室中快速設計出的，沒有注意細節。在檢查布線時，發現將數字走線布在了高阻抗模擬線路的旁邊。需要強調的是，第一次就應該正確布線，本文的目的是為了講解如何識別問題及如何對布線做重大改進。

看一下此布線中不同的走線，可以明顯看到哪里可能存在問題。圖中的模擬走線從U3a的抽頭連接到U4a放大器的高阻抗輸入端。圖中的數字走線傳送對數字電位器設置進行編程的數字碼。

在測試板上經過測量，發現數字走線中的數字信號耦合到了敏感的模擬走線中，參見圖4。

系統中對數字電位器編程的數字信號沿著走線逐漸傳輸到輸出直流電壓的模擬線路。此噪聲通過電路的模擬部分一直傳播到第三個數字電位器(U5a)。第三個數字電位器在兩個輸出狀態之間翻轉。解決這個問題的方法主要是分隔開走線，圖5示出了改進的布線方案。

改變布線的結果如圖6所示。將模擬和數字走線仔細分開后，電路成為非常“干凈”的16位D/A轉換器。圖中的波形是第三個數字電位器的單碼轉換結果76.29mV。

結語

數字和模擬范圍確定后，謹慎布線對獲得成功的PCB是至關重要的。尤其是有源數字走線靠近高阻抗模擬走線時，會引起嚴重的耦合噪聲，這只能通過增加走線之間的距離來避免。

淺談PCB布線設計系列之四

AD轉換器的精度和分辨率增加時使用的布線技巧。

最初，模數(A/D)轉換器起源于模擬范例，其中物理硅的大部分是模擬。隨著新的設計拓撲學發展，此范例演變為，在低速A/D轉換器中數字占主要部分。盡管A/D轉換器片內由模擬占主導轉變為由數字占主導，PCB的布線準則卻沒有改變。當布線設計人員設計混合信號電路時，為實現有效布線，仍需要關鍵的布線知識。本文將以逐次逼近型A/D轉換器和∑-△型A/D轉換器為例，探討A/D轉換器所需的PCB布線策略。

圖1. 12位CMOS逐次逼近型A/D轉換器的方框圖。此轉換器使用了由電容陣列形成的電荷分布。

1、逐次逼近型A/D轉換器的布線?

逐次逼近型A/D轉換器有8位、10位、12位、16位以及18位分辨率。最初，這些轉換器的工藝和結構是帶R-2R梯形電阻網絡的雙極型。但是最近，采用電容電荷分布拓撲將這些器件移植到了CMOS工藝。顯然，這種移植并沒有改變這些轉換器的系統布線策略。除較高分辨率的器件外，基本的布線方法是一致的。對于這些器件，需要特別注意防止來自轉換器串行或并行輸出接口的數字反饋。

從電路和片內專用于不同領域的資源來看，模擬在逐次逼近型A/D轉換器中占主導地位。圖1是一個12位CMOS逐次逼近型A/D轉換器的方框圖。

此轉換器使用了由電容陣列形成的電荷分布。

在此方框圖中，采樣/保持、比較器、數模轉換器（DAC）的大部分以及12位逐次逼近型A/D轉換器都是模擬的。電路的其余部分是數字的。因此，此轉換器所需的大部分能量和電流都用于內部模擬電路。此器件需要很小的數字電流，只有D/A轉換器和數字接口會發生少量開關。

這些類型的轉換器可以有多個地和電源連接引腳。引腳名經常會引起誤解，因為可用引腳標號區分模擬和數字連接。這些標號并非意在描述到PCB的系統連接，而是確定數字和模擬電流如何流出芯片。知道了此信息，并了解了片內消耗的主要資源是模擬的，就會明白在相同平面（如模擬平面）上連接電源和地引腳的意義。

例如，10位和12位轉換器典型樣片的引腳配置如圖2所示。

圖2. 逐次逼近型A/D轉換器，無論其分辨率是多少位，通常至少有兩個地連接端：AGND和DGND。此處以Microchip的A/D轉換器 MCP4008和MCP3001為例。

圖2. 逐次逼近型A/D轉換器，無論其分辨率是多少位，通常至少有兩個地連接端：AGND和DGND。此處以Microchip的A/D轉換器 MCP4008和MCP3001為例。對于這些器件，通常從芯片引出兩個地引腳：AGND和DGND。電源有一個引出引腳。當使用這些芯片實現PCB布線時，AGND和DGND應該連接到模擬地平面。模擬和數字電源引腳也應該連接到模擬電源平面或至少連接到模擬電源軌，并且要盡可能靠近每個電源引腳連接適當的旁路電容。象MCP3201這樣的器件，只有一個接地引腳和一個正電源引腳，其唯一的原因是由于封裝引腳數的限制。然而，隔離開地可增大轉換器具有良好和可重復精度的可能性。

對于所有這些轉換器，電源策略應該是將所有的地、正電源和負電源引腳連接到模擬平面。而且，與輸入信號有關的‘COM’引腳或‘IN’引腳應該盡量靠近信號地連接。

對于更高分辨率的逐次逼近型A/D轉換器（16位和18位轉換器），在將數字噪聲與“安靜”的模擬轉換器和電源平面隔離開時，需要另外稍加注意。當這些器件與單片機接口時，應該使用外部的數字緩沖器，以獲得無噪聲運行。盡管這些類型的逐次逼近型A/D轉換器通常在數字輸出側有內部雙緩沖器，還是要使用外部緩沖器，以進一步將轉換器中的模擬電路與數字總線噪聲隔離開。

這種系統的正確電源策略如圖3所示。

圖3.對于高分辨率的逐次逼近型A/D轉換器，轉換器的電源和地應該連接到模擬平面。然后，A/D轉換器的數字輸出應使用外部的三態輸出緩沖器緩沖。這些緩沖器除了具有高驅動能力外，還具有隔離模擬和數字側的作用。

2、高精度∑-△型A/D轉換器的布線策略

高精度∑-△型A/D轉換器硅面積的主要部分是數字。早期生產這種轉換器的時候，范例中的這種轉變促使用戶使用PCB平面將數字噪聲和模擬噪聲隔離開。與逐次逼近型A/D轉換器一樣，這些類型A/D轉換器可能有多個模擬地、數字地和電源引腳。數字或模擬設計工程師一般都傾向于將這些引腳分開，分別連接到不同的平面。但是，這種傾向是錯誤的，尤其是當您試圖解決16位到24位精度器件的嚴重噪聲問題時。

對于有10Hz數據速率的高分辨率∑-△型A/D轉換器，加在轉換器上的時鐘（內部或外部時鐘）可能為10MHz或20MHz。此高頻率時鐘用于開關調制器和運行過采樣引擎。對于這些電路，與逐次逼近型A/D轉換器一樣，AGND和DGND引腳也是在同一地平面上連接在一起。而且，模擬和數字電源引腳也最好在同一平面上連接在一起。對模擬和數字電源平面的要求與高分辨率逐次逼近型A/D轉換器相同。

必須要有地平面，這意味著至少需要雙面板。在此雙面板上，地平面至少要覆蓋整個板面積的75%。地平面層的用途是為了降低接地阻抗和感抗，并提供對電磁干擾（EMI）和射頻干擾（RFI）的屏蔽作用。如果在電路板的地平面側需要有內部連接走線，那么走線要盡可能短并與地電流回路垂直。

結論

對于低精度的A/D轉換器，如六位、八位或甚至可能十位的A/D轉換器，模擬和數字引腳不分開是可以的。但當您選擇的轉換器精度和分辨率增加時，布線要求也更嚴格了。高分辨率逐次逼近型A/D轉換器和∑-△型A/D轉換器，都需要直接連接到低噪聲模擬地和電源平面。

淺談PCB布線設計系列之五

要解決信號完整性問題，最好有多個工具分析系統性能。如果在信號路徑中有一個A/D轉換器，那么當評估電路性能時，很容易發現三個基本問題：所有這三種方法都評估轉換過程，以及轉換過程與布線及電路其它部分的交互作用。三個關注的方面涉及到頻域分析、時域分析和直流分析技術的使用。本文將探討如何使用這些工具來確定與電路布線有關問題的根源。我們將研究如何決定找什么；到哪里找；如何通過測試檢驗問題；以及如何解決發現的問題等。

圖1 SCX015壓力傳感器輸出端的電壓由儀表放大器(A1和A2)放大。在儀表放大器之后，添加了一個低通濾波器 (A3)，以消除來自12位A/D轉換器轉換的混疊噪聲。

圖2 來自于12位A/D轉換器MCP3201的數據的時域表示，產生了有趣的周期信號。此信號源可追溯到電源。

圖3 電源噪聲充分降低后，MCP3201的輸出碼一直是一個碼，2108。

本文要論述的電路如圖1所示。

1、電源噪聲?

電路應用中的常見干擾源來自電源，這種干擾信號通常通過有源器件的電源引腳引入。例如，圖1中A/D轉換器輸出的時序圖如圖2所示。在此圖中，A/D轉換器的采樣速度是40ksps，進行了4096次采樣。

在此例中，儀表放大器、參考電壓源和A/D轉換器上沒有加旁路電容。另外，電路的輸入都是以一個低噪聲、2.5V的直流電壓源作為基準。

對電路的深入研究表明，時序圖上看到的噪聲源來自于開關電源。電路中添加了旁路電容和扼流環。電源上加了一個10mF的電容，并且在盡可能靠近有源元件的電源引腳旁放置了三個0.1mF的電容。在產生的新時序圖上可以看到，產生了穩定的直流輸出，圖3所示的柱狀圖可驗證這一點。數據顯示，電路的這些更改消除了來自電路信號路徑的噪聲源。

2、造成干擾的外部時鐘?

其它系統噪聲源可能來自時鐘源或電路中的數字開關。如果這種噪聲與轉換過程有關，它不會作為轉換過程中的干擾出現。但是，如果這種噪聲與轉換過程無關，采用FFT(快速傅立葉變換)分析，可以很容易發現這種噪聲。

圖4 耦合到模擬走線的數字噪聲有時被誤解為寬帶噪聲。FFT圖可以很容易識別這種所謂 “噪聲”的頻率，因此可識別出噪聲源。

圖5 放大器輕微過激勵，會使信號產生失真。通過這種轉換的FFT圖，可以很快發現信號的失真。

時鐘信號干擾的示例可參見圖4所示的FFT圖。此圖使用了圖1所示的電路，并添加了旁路電容。在圖4所示的FFT圖中看到的激勵，由電路板上的19.84MHz時鐘信號產生。在此例中，布線時幾乎沒有考慮走線之間的耦合作用，在FFT圖中可以看到忽略此細節的結果。

這個問題可以通過修改布線來解決，將高阻抗模擬走線遠離數字開關走線；或者在模擬信號路徑中，在A/D轉換器之前加抗混疊濾波器。走線之間的隨機耦合在某種程度上更難以發現，在這種情況下，時域分析可能比較有效。

3、放大器使用不恰當?

回到圖1所示的電路，在儀表放大器的正相輸入端施加一個1kHz的交流信號。此信號不是壓力傳感的特性，但是可以采用這個示例來說明模擬信號路徑中器件的影響。

圖5所示的FFT圖顯示了施加上述條件后的電路性能。注意基波看起來有失真，許多諧波也有同樣的失真。失真是由于使放大器輕微過激勵引起的。解決此問題的方法是降低放大器增益。

結語

解決信號完整性問題可能會花費很多時間，尤其是當工程師沒有工具來解決棘手的問題時。在“竅門箱”中有三種最佳的分析工具：頻域分析工具(FFT)、時域分析工具(示波器照片)和直流分析工具(柱狀圖)。工程師可以用這些工具來識別電源噪聲、外部時鐘源和過激勵放大器失真。

淺談PCB布線設計系列之六

對于12位傳感系統的布線，應用的電路是一負載單元電路，該電路可精確測量傳感器上施加的重量，然后將結果顯示在LCD顯示屏上。系統電路原理圖如圖1所示。采用的負載單元是Omega公司的LCL-816G。LCL-816G傳感器模型是由四個電阻元件組成的橋，需電壓激勵。將5V激勵電壓加在傳感器高端，施加900g最大激勵時，滿刻度輸出擺幅為±10mV差分信號。該小差分信號被雙運放儀表放大器放大。

根據電路精度要求，選擇一個12位A/D轉換器。當轉換器將輸入端的電壓進行數字化后，數字碼經轉換器SPI端口發送到單片機。然后，單片機用查找表將來自A/D轉換器的數字信號轉換為重量。此時如需要的話，線性化和標定工作可由控制器代碼實現。完成這一步后，結果送到LCD顯示器。最后一步是為控制器寫固件。電路設計好之后，即可設計印刷電路板和布線了。

查看這個完整的電路原理圖時，若使用自動布線工具，經常要返回來對布線做很大的修改。如果自動布線工具可以實現布線限制，可能還有成功的可能性。如果自動布線工具沒有限制選項的話，最好不要使用自動布線工具。

圖1 負載單元傳感器輸出端的信號由雙運放儀表放大器放大，然后由12位A/D轉換器MCP3201濾波和數字化。每次轉換的結果顯示在LCD顯示屏上。

圖2 在精度高于12位的電路中，PCB上有源元件的放置很重要。要將高頻元件和數字器件盡量靠近接插件放置。

圖3 圖1電路的頂層布線和底層布線，此布線中沒有地平面和電源平面。注意：為降低電源線的感抗，電源線要比信號線寬很多。

圖4 在沒有地平面或電源平面的PCB(PCB布線如圖3所示)中，對A/D轉換器輸出4096次采樣的柱狀圖。電路的噪聲碼寬度為15個碼。

布線的一般準則?

（一）器件布局

既然是采用手工布線，那么第一個步驟是在板上放置器件。將噪聲敏感器件和產生噪聲器件分開放置。完成這個任務有兩個準則：

將電路中器件分成兩大類：高速(>40MHz)器件和低速器件。如果可能的話，將高速器件盡量靠近板的接插件和電源放置。

將上述大類再分成三個子類：純數字、純模擬和混合信號。將數字器件盡量靠近板的接插件和電源放置。

電路板的布線策略要符合圖2所示的器件布局圖。注意圖2a中高速器件、低速器件與電路板的接插件和電源之間的關系。在圖2b中，數字器件最靠近電路板的接插件和電源，與其它數字和模擬電路分離開了。純模擬器件距離數字器件最遠，以確保開關噪聲不會耦合到模擬信號路徑中。A/D轉換器的布線策略在本刊2004年1月中有詳細論述。

（二）地和電源策略

確定了器件的大體位置后，就可以定義地平面和電源平面了。實現這些平面是需要一些策略技巧的。

在PCB中不使用地平面是很危險的，尤其是在模擬和混合信號設計中。其一，因為模擬信號是以地為基準的，地噪聲問題比電源噪聲問題更難應對。例如，在圖1所示電路中，A/D轉換器(MCP3201)的反相輸入引腳是接地的；二，地平面還對噪聲有屏蔽作用。采用地平面可以很容易解決這些問題，但是，如果沒有地平面，要克服這些問題幾乎是不可能的。這里，假設不需要地平面。圖1所示的電路無地平面布線，如圖3所示。“不需要地平面”的理論還行得通嗎？這可以通過數據來驗證。在圖4中，對A/D轉換器進行了4096次采樣并記錄了數據。在采集數據時，沒有在傳感器上施加激勵。采用這種電路布線，控制器專用于與轉換器接口，并將轉換器的結果發送到LCD顯示器。

圖 5 圖1電路的頂層和底層布線。注意此布線中有地平面。

圖 6 在有地平面的PCB(PCB布線如圖5所示)中，對A/D轉換器輸出4096次采樣的柱狀圖。噪聲碼寬度為11個碼。

圖 7 在PCB上將兩條走線靠近放置，就會產生寄生電容。信號會通過這種寄生電容在走線之間耦合。

圖8 顯示在圖1電路中添加一個四階抗信號混疊濾波器后的轉換結果。另外，電路板布線中添加了地平面。

圖5所示的布線與圖3中的布線基本相同，但在底層添加了地平面。地平面(圖5b)有幾處被信號線打斷，應盡量減少地平面被斷開的次數。電流返回路徑不應縮短，因為這些走線會限制從器件到電源接插件的電流流動。A/D轉換器輸出的柱狀圖如圖6所示。與圖4相比，輸出碼要密集得多。兩次測試中使用了相同的有源器件。無源器件不同，會導致較小的偏置差異。

從上述數據很容易看出，地平面確實對電路噪聲有抑制作用。當電路中沒有地平面時，噪聲的寬度大約為15個碼；添加了地平面后，性能提高了約1.5倍或15/11倍。請注意，測試是在電磁干擾較低的實驗室中進行的。

A/D轉換器輸出數字碼的噪聲可歸因于運放的噪聲和缺少抗信號混疊濾波器。如果電路中有“最少”量的數字電路，可能只需要一個地平面和一個電源平面就可以了。“最少”可由電路板設計人員定義。將數字和模擬地平面連接在一起的危險在于，模擬電路會從電源引腳引入噪聲，并將噪聲耦合到信號路徑中。在電路的一點或多點上，要將模擬電路和數字電路的地和電源連接在一起，以確保所有器件的電源、輸入和輸出共地，其標稱值不會被破壞。

在12位系統中，電源平面并不象地平面那么重要。盡管電源平面可以解決許多問題，使電源線比電路板上其它走線寬兩倍或三倍，以及有效使用旁路電容，都可以降低電源的噪聲。

（三）信號線

電路板(包括數字和模擬電路)上的信號線要盡量短。這個基本準則將降低無關信號耦合到信號路徑的可能性。尤其要注意的是模擬器件的輸入端，這些輸入端通常比輸出引腳或電源引腳具有更高的阻抗。例如，A/D轉換器的參考電壓輸入引腳在進行轉換期間是最為敏感的。對于圖1中的12位轉換器，輸入引腳(IN+和IN-)對引入的噪聲也很敏感。運放的輸入端也有可能在信號路徑中引入噪聲。這些端通常具有109W至1013W的輸入阻抗。

高阻抗輸入端對于輸入電流比較敏感。如果從高阻抗輸入端引出的走線靠近有快速變化電壓的走線(如數字或時鐘信號線)，就會發生這種情況，此時電荷通過寄生電容耦合到高阻抗走線中。

這兩條走線之間的關系如圖7所示。圖中，兩條走線之間寄生電容的值主要取決于走線之間的距離(d)，以及兩條走線保持平行的長度(L)。通過這個模型，高阻抗走線中產生的電流等于：I=C dV/dt；其中：I是高阻抗走線上的電流，C是兩條PCB走線之間的電容值，dV 是有開關動作的走線上的電壓變化，dt 是電壓從一個電平變化到下一個電平所用的時間。

（四）旁路電容和抗信號混疊濾波器的使用

有關旁路電容的一個原則是：在電路中始終包含旁路電容。如果設計電路時，沒有加旁路電容，電源噪聲很可能使電路的精度達不到12位。

可在電路板上的如下兩個位置放置旁路電容：一個電容(10mF至100mF)放置在電源側，另一個電容放置在每個有源器件(包括數字和模擬器件)旁邊。加在器件上旁路電容的值取決于使用的器件。如果器件的帶寬小于或等于1MHz，那么采用1mF的電容可以顯著降低引入的噪聲。如果器件的帶寬大于10MHz，0.1mF的電容可能比較合適。如果帶寬在這兩個頻率之間，可同時使用這兩種容值的電容，或使用其一。

電路板上的每個有源器件都需要一個旁路電容。旁路電容必須盡可能靠近器件的電源引腳放置，如圖5所示。如果一個器件使用了兩個旁路電容，容值小的電容要最靠近器件引腳。而且，旁路電容的引腳要盡量短。

（五）抗信號混疊濾波器

請注意，圖1所示的電路中沒有抗信號混疊濾波器。正如數據所顯示，這一疏忽在電路中引起了噪聲問題。此電路板中，當在儀表放大器的輸出和A/D轉換器的輸入之間接入一個四階、10Hz抗信號混疊濾波器時，轉換響應的性能大為提高，如圖8所示。

模擬濾波可在模擬信號到達A/D轉換器之前，消除疊加在模擬信號上的噪聲，尤其是無關的噪聲尖峰。A/D轉換器將對出現在其輸入端的信號進行轉換，這種信號可能包括傳感器電壓信號或噪聲，抗信號混疊濾波器消除了轉換過程中的高頻噪聲。

只要遵循如下幾個PCB設計準則，良好的12位布線技巧并不難掌握：

檢查器件相對于接插件的位置，確保高速器件和數字器件最靠近接插件。

電路中至少要有一個地平面。

使電源線比板上的其它走線寬。

檢查電流回路，尋找地線中的可能噪聲源。這可通過確定地平面上所有點的電流密度和可能存在的噪聲量來實現。

正確旁路所有器件，將電容盡量靠近器件的電源引腳放置。

使所有走線都盡量短。

查看所有的高阻抗走線，逐條走線查找可能的電容耦合問題。