如果現在就要著手將整合性被動組件嵌入電路板內，哪些事項必須注意？目前又有何等材料與制程可供選擇？

一、嵌入式被動組件

??????利用有機板材制作嵌入式被動組件（EmbeddedPassives;EP）的時代即將到來，雖然此一邊趨勢目前并非燃眉之急，但市場的走向卻勢在必行。落實嵌入式被動組件可能遭遇到的許多困難，諸如設計軟件之闕如、供應鏈之欠缺、成本效益之莫測、最佳制程之未卜、良率與公差的爭變議、以及交易模式的特特決，等諸多大環境的尚待成熟，業界均已知之甚詳。不過對其來龍去脈若欲更深入之通盤了解者，則還需更多的篇幅方得以窺其堂奧。本文是從某PCB業者欲跨足EP之觀點而著筆，進而就其現有的籌碼與可供抉擇的項目，做一番完整而深入的探討。

二、新技術新思維

?????? 現今典型電子消費品所追尋的目標，是欲將數量達百萬以上、數值從1Ω到1MΩ的電阻器；以及從1PF至少到1um的電容器等被動組件做一番整合。至于電感器（Inductor）而言，則一般電子機器中所需者，不但用量廖廖可數少之又少，而且可能整合的最大數值也只有幾百個Nh(nano-Henry)而已。加以電感器的整合并不涉及何種新制程，只需將現有的金屬化互邊技術稍事修改即可。事實上電感器在設計方面的挑戰，要比生產制造方面的難題為復雜棘手，是故本文暫不列入電感器的技術分析。

????????對于有心跨足嵌入式電阻器（EP）領域的業者而言，首要工作是在種類頗多的嵌入式電阻器（ER）與電容器中，縮小其選擇范圍，并研發出一系列穩定可行的生產制程。其量產的進行可從第三方以包產式（turnkey）購買技術，或由研發工程師依據參考文獻所述，自行修改本身設備與流程而成。總之，無論出自何種構思，務必皆應遵循“愈普通愈好”的最高量產原則。

??????若就EP的量產而言，任何復雜工法皆為不切實際之舉。反之，必須盡可能地研發出單純且成熟的流程，才能符合實際情況所需。各種期刊論文中，雖曾刊載過許多尚可為之的做法，但在生產線具體化之前，仍須仰賴研發工程師的努力，才得以確認其可行性。本文將概括性地論述當今之技狀況，因此，讀者們可謹慎的選擇其可取之處。

??????新聞發的EP究竟需要哪些效能規格呢？就電阻器而言，其電阻值在1Ω—1MΩ的工作范圍中，只需動用到100Ω/□與10，000Ω/□等兩種方塊電阻材料即可，而且其串連數量也不超過100個方塊。至于100枚長寬為5mil方塊電阻器所形成的“線路”，無論是采用何種材料去制作，比起腳壓面積為70mil見方的SMT電阻器而言，嵌入者的性能將毫不遜色。不過卻可能因散熱問題的棘手，而非制程能力之受限，使得ER的成品尺寸無法再形減縮。

??????目前業界另方面所遭遇的困境，是嵌入式電容器的尺寸也很難再小了。在此首先就介質材料的背景做一簡單論述。介質材料主要區分為中介電質（paraelectrics）與強介電質（ferroelectrics）兩種，中介電質者包含SiO2、Al2O3、Ta2O5、、以及常用的聚合物等。中介電質之K值通常只處于25至50之間，但其介質常數（DK）卻較不受到頻率、電壓、溫度、及時間等因素所干擾。至于強介質者則已有BaTiO3、PbxZr1-xTiO3、BaxSr1-xTiO3等。強介電質之K值通常較中介電質高約1000倍以上，但相對地其介質常數卻會因頻率、電壓、以及溫度等變數而每況愈下。舉例來說，在高頻（1GHz）的工作環境中，以強介電質材料所制成的電容器，其電容量的損失程度，甚至可能會高達原本電容量的四分之一。然而，以中介電質材料制成的嵌入者，則幾乎全無變化。事實上，溫度對中介電質之介質常數可謂毫無影響力。對于某些采用強介電質材料，對公差要求嚴格的應用者，如射頻濾波器（RFfilter）、交流直流轉換器（A/Dconverter）、正時（timing）裝置等元件而言，不穩定的Dk 乃是一項嚴重的隱憂。至于某些公差要求較寬松的場合，如終端處理（terminating）、解耦合（decoupling）、及其他儲能用的電容器等，其DK的些微變化，就如同小痛小傷般無傷大雅。但若想要在有機板材中加入含有強介電質的材料時，目前最困難的技術瓶頸，是該等強介電質必須在氧氣環境中以500-700 ℃的高溫將之徹底熔化，如此之結晶型態方能符合高DK的需求，因而只能在板外先行燒制然后再置于板內了。

??????嵌入式電容器（EC）的廠商，總是希望能夠盡量提升其產品之比電容（SpecificCapacitance,即單位電容量nF/cm2）,以提供設計工程師更多元化的選擇。但實際上，與有機板材一并生產之介質材料所制成的電容器，其成品尺寸都將變得很大，并選超過現有尺寸之表面貼裝者。電容值超過100Nf以上的電容器，貼焊者尚能夠符合0402級的SMT封裝規范，因為此類SMT者是以三度空間折疊方式進行的持裝體。然而，若將此種電容器平鋪展開關于電路板內時，則所占板面積將會相當可觀，此即EC落實過程中所遭遇的最大技術難題之一。由于EC乃是埋藏在電路板之內者，當然不會與IC元件競爭板面之空地，但若欲增加電路板的層數以便納入額外的埋阻埋容時，其制造成本勢必上揚，以致價格優勢也必然為之蕩然無存。

?????? 圖1顯示各種不同介質材料所欲呈現應有的電容值時，其正方形EP所應具有的邊長。圖中X軸是整個電容器的總電容值，而非單位電容值；Y值則表示正方形介質材料的所需邊長（單位為mil）。因為EP是依據其面積而決定其電容量，故在對數（log）座標圖上，電容值與邊長會呈現余率為1/2的直線。某些具代表性與特定厚度之介質材料。其對應的數據即可由中查知。至于其他已知介質常數和厚度的材料，也可藉由圖1的現成模式，以內插法推敲出電容器所需的尺寸。圖中四條水平虛線則分別代表四種常見的表面貼裝電容器，當其等之間距為10mil時，說明各種介質所呈現的電容值。為求對照起見，也刻意將表面貼裝電容器全都被轉換成為正方形，因此圖中Y軸之單位名稱“SquarePlateWidth”，即為正方形電容器的平均邊長。

?????? 常規電阻器的制作，須用到雷射加工以進行數值的精修，目前市場上已有專用設備負責這項工作。就原理而言電容器也同樣地須進行數據的調整，但截至目前為止，市場上仍尚未出現專門針對電容器調修的設備。最后還須在產品可靠度，以及品保檢驗等方面，投注大量心力于其等試驗認證。且因EP已成為PCB的一部分，是故必須按照后者既有的規范去進行各項試驗。但由于電路板是由不計其數的板材、金屬、及EP所組成，因而當進行失效機理（Failure Mechanism）分析時，將會面臨到極多的未知情況，目前已在焊點方面展開工作。

三、非真空制程

?????? 截至目前為止，到底有哪些制程可提供選擇？如果對PCB之壓合、銅箔、電鍍、濕制程蝕刻、或其他非真空制程仍然情有獨鐘時，則電阻器最好采用夾有鎳磷合金屬的基材板去制作。至于陶瓷厚膜預燒法，或厚膜印制（PTF）等工法均已商品化了。其中Ｎip夾心的基材板蝕刻法，最大電阻值約只200Ω/□而已，因此若想以此種材質制作電阻值高于20KΩ電阻器時，其成品尺寸將難以避免地增大許多。倘欲另加一些非金屬物質以增加其電阻值時，則其電阻溫度系數（TCR）又將變化很大而不再是0，因而造成的反效果也會不小。有鑒于此，師法自低溫共燒陶瓷（LTCC）之技術者也途徑之一。該法系將陶瓷材料之硼化鋁（LaB6）先行涂布成像，并燒結在銅箔的粗糙面，隨即以其電阻器圖形面反壓在內層板上，然后再蝕刻出銅線與單獨的電阻器，整體制程就算初步告成。目前已有廠商宣稱有能力制造電阻值高達10000Ω/□的平面電阻器（Sheet Resistor）,倘其如此，則業者就能將所有用得到的電阻值，制作在合理面積的電阻器內了。另外，聚合物厚膜（PTF）亦可成為ER的理想制作材質，在不致遭受時間、溫度、及濕度等外在因素干擾下，PTF式電阻器將會展現出十分優異的電阻值（最高可達107Ω/□），且高品價格實惠，并適合全加成法之制程。縱然造成PTF式電阻器無法廣泛應用的原因皆已明了，但由于上述因素實在太過基本面，反而使問題變得相當棘手。導致此類電阻器，中能局限于公差要求較為寬松的場合，如變阻器（rheostat）、終端處理（termination）、電流閥(currentlimiting)等應用

?????? 就電容器而言，倘無真空之協助，則元件本身的電容值將很低，致使其用途十分狹隘。而最直截了當的解決辦法，便是將一片聚合物材料置于兩面三刀金屬薄層之間進行壓合，或者干脆以現有的絕緣材料取而代之，但其產品之單位電容值卻極低。以一張1mil厚的FR4基材為例，其所產生之電容值大約只有0.150Nf/cm2,但目前手機板上所使用的電容器,平均要到達10nF之電容值!幸好此種方法尚可擴大到整張電路板,而成為內藏公用的電容.另一個優點是電容器亦可構成于電源層與接地層之間,因此訊號傳播時所衍生的雜訊將可降低許多,也就是提供了所謂的“解耦合(decoupling)”功能。此類電容器也可供全板于低頻領域之解耦合用途，而使得整張電路板之低頻雜訊得以減少，但卻無法取代高頻IC附近所羅列的解耦合電容器。電實上若欲減少高頻領域的雜訊時，則其電容器就必須在有限體積內具備極大的電容量，才能應付晶片之所需。

????????在致力增加單位電容方面，截至目前為止，已有同家制造商嘗試將強介質之粉末摻雜在聚合物中，然而其成效卻頗令人失望。舉例來說，如果將介質常數為10，000的鈦酸鋇粉末，與DK只有5的環氧樹脂，以重量百分比95：5的比例均勻混合在一起，其混合物的DK竟然還不到50，使得此種做法只能施展于低電容的領域。若再將已摻入強介質粉末之環氧樹脂，制成厚度只有1/4mil的極其薄膜時，的能產生的電容值了僅只10nF/cm2而已。對于IC附近密集排列做為解耦合用的電容器類，欲以埋容取而代之者，則仍然是杯水車薪無濟于事，不過卻可在低電容的場合寥勝于無。此等復合材料的DK，也常因頻率、電壓、溫度、時間等因素的同理用于電容器之鈦酸鋇（BaTiO3）薄膜，也可預先使之燒結在銅箔粗面上，且所能提供的電容值亦相當優異（可高達5010nF/cm2）。

四、抽真空做法

????????至于青睞真空制程的廠商們，半導體常見的濺鍍（sputtering）、乾式蝕刻、化學氣相層積法（CVD）、有機金屬化學氣相層積法（MOCVD）、以及薄膜蒸鍍法等，皆可列為被選。目前技術導向已從前端制程的努力，而逐漸落實到后端制程的應用，并也開始了多元化的選擇，對于電容器的受益則顯較電阻器更為廣泛。薄膜電阻器的材料，例如一試辨真偽的TaNx與矽化鉻（CrSi），也如同鎳磷合金所遇到的問題般，其電阻器成品之最高電阻值不足200Ω/m2，同樣受限于用途之不廣。更有甚者，目前可用的薄膜電阻材料中，尚無可達10,000Ω/□等級的適合物質。這些材料起碼必備的條件有：電阻溫度系數（TCR）要低、公差要小、阻值穩定性要好，且不受時間之老化等。但除此之外，尚有幾種頗具賣相的候選材料，亦可供研發人員做更進一步地研究。

?????? 簡言之，由于薄膜介質逐漸成為市場主流，致使電容器之單位電容值也提升不少。采金屬氧化物所制成之濺鍍薄膜，雖然膜厚可能只有幾百埃（Angstrom）的微薄，但其能提供的電容量卻或高出100 nF/cm2，并具有穩定的介質常數（DK），以及客戶們所能接受的損失正切（DF）。除了對儲能用的大型電容器尚束手無策外，目前藉由此種金屬薄膜，已能進一步整合成為小尺寸接近距貼裝式的解耦合電容器。不過問題卻出自此種電容器的厚度實在太過單薄，致使制程中容易受到外力傷害。目前，嵌入電路板內之金屬薄膜電容器雖已問世，但其靠度規范卻仍未建議，故其真正的實用價值如何仍然渾沌難明。

五、全盤接受或徹底否定？

?????? 目前EP的制造技術確實已在市場上嶄露頭角，從幾項可靠度測試過關的不進展，到全制程式已婚近成熟的大成就，樣樣都有。且在皆成為業者們躍躍欲試的對象，當然還端視目的何在與能耐多少而定。隨著時間的進展中，某些有潛力的點子遲早會成為最產化的商品。

?????? 某些現有制程式所生產的電阻器與電阻器，雖已經涵蓋業界產品的全程規格，但彼等難道就不想進一步地整合而更為物美價廉嗎？當然實情并非如此，至少就某幾個特例而言，整合式散裝元件的確有其實質效用，解耦合便是此一論點之最佳例證。由于不斷問市的高效能微處理器（CPU），需要處理的訊號量不斷增加，訊號速度也更持續加快，致使傳統表面貼裝之電容器，不管是否做了何種密宗的加持功夫，降低不該有的電感而改善品質者，事實上仍然力不從心無法負擔如此沉重的解耦合工作。必須采用薄層之結構且盡量逼近IC者，才不至一再扼腕頓足。許多射頻模組所需的上限電容量并不高，因而還可利用聚合物的壓合法而得以嵌入。此外，傳輸線之終端處理，通常需要的電阻值及電容值都不高，且其公差范圍也不至太過嚴苛，只要誤差不超過10%便可無往不利了。

六、全新商機的出現

?????? 最近原筆者曾與某PCB知名原物料供應商的數位高階主管會面，因其等欲在EP的市場中拓展業務。然而，若供應商僅能提供某些原物料，卻未能協助客戶獲取更多保障時，則能夠爭取到業務的機會亦將十分渺茫。是故對客戶產品的構造與性質，以及相關制造技術等，均需深入了解。換言之，必須先得完成垂直整合，盡快學習上下游相關的制造技術，與解決疑難的專來知識，才算得上是生意成功的全新包票。即使具備了PCB的全制程能力，業者還需從最普通的板子開始做起。難然這板子必須額外納入許多復雜元件在結構之內，但卻不能影響到原有的流程。也就是說不宜額外招募員工、購置設備、也應避免對尚未形成氣候的市場，大肆拓展不成熟的業務等。

?????? 回首過往表面貼裝元件的發展沿革，可知其等也是經歷長久的摸索與研究，才有今日之成就。因此，嵌入式被動元件之整合，應該也不至違背前人之發展模式。即使現階段尚不打算投入市場競爭的業者，但當大勢所趨時，本文所闡述各項即將浮現的議題，有識者應不宜置身事外。