運算放大器電路魅力無窮。采用運算放大器構建優雅的反饋應用，是吸引我投身電子設計行業的初衷。仿真作為一種直觀展示電路性能的方式，是研究反饋思路和培養運算放大器電路直覺的理想工具。

然而，運算放大器電路的仿真卻也帶來令人痛心的諷刺：盡管IC設計工程師在運算放大器的設計中幾乎不可避免地要用到SPICE，但在一些更大的應用電路中，使用SPICE來仿真最終的運算放大器卻十分困難；或者至少比我想象的困難得多。本文旨在解決這一問題，希望能夠為運算放大器建模提供一個一勞永逸的解決方案。

問題的關鍵在于：SPICE在晶體管級別的仿真方面表現出色；然而，IC設計工程師要盡一切可能，讓人難以分辨運算放大器中是否存在晶體管。他們希望您能夠使用運算放大器手冊為設計提供參考，并且不會因為晶體管的限制而偏離理想的運算放大器性能。而當您意識到SPICE中沒有任何原生電路元件的性能與運算放大器相似時，這種諷刺意味就更加明顯。搭建一個模擬運算放大器的模型困難重重，要么可能比原始的晶體管級別模型實現更難求解，要么會因過于簡化而失去實用價值；這是一個技術難題。并且，IC制造商并沒有理由了解如何在應用層面對運算放大器建模——因為這根本不是運算放大器設計過程的一部分。這就使制造商陷入了尷尬的境地。他們的客戶要求獲得適用于電路設計的模型，但制造商通常不具備必要的建模專業知識。此外，各方利益的沖突也使得情況進一步復雜。制造商希望突出展示其運算放大器產品的差異化優勢，如更低的偏移和更高的電源抑制比（PSRR）。然而，他們在進行這種展示時，并未考慮到設計流程是否能實現最佳設計。

由于運算放大器制造商缺乏建模方面的專業知識，他們通常選擇與具有專門側重點的建模咨詢承包商合作。承包商傾向于重復利用他們的專有模板電路，并僅根據主極點、相位裕度、輸出電壓范圍等關鍵要素進行調整。該模板采用稱為“contraptous”的方法，只使用最簡單和最常見的SPICE基本組件來實現。這種方法對咨詢師而言頗為有利，因為其不必為不同的IC制造客戶定制不同的模型；同時這些模型也經得起委員會的審查，因為它們只使用所有SPICE程序共有的功能。然而，此類模型的模板通常是在對SPICE求解器工作原理缺乏詳細了解的情況下編寫的，這導致模型在從一個仿真環境遷移到另一個仿真環境時，無論如何都需要進行再次調整。顯然，這種基于現有技術最低共同點的解決方案并非最佳實踐。

這些相互競爭的方法導致了復雜的運算放大器模型；此類模型既不正確，又難以在大型電路中求解。首先，讓我們來探討其不正確的原因。以偏移電壓為例；制造商期待模型能夠展示其運算放大器在偏移電壓和偏置電流方面優于其它公司的產品，并希望模型能夠展示一個典型的偏移值。但實際上，IC設計人員作為有責任心的專業人士，會盡可能地消除偏移。在整個生產過程中，有些器件會有正偏移，有些具有負偏移。除非產品設計本身存在錯誤，否則不會出現系統性偏移。但是，制造商為了強調產品差異化，會要求模型顯示系統偏移電壓。對于這種僅僅為了突出差異化而建立的模型，問題在于，如果優化設計時需要運算放大器來調節，那么得到的優化點并不正確；并且以模型的偏移電壓為中心還會導致最壞情況下的誤差加倍。您完全可以跳過仿真，直接參考運算放大器手冊中的設計方法，選擇成本更低的運算放大器，并獲得更佳的電路性能。這個問題還延伸到運算放大器建模的其它方面。例如PSRR。IC設計人員在設計過程中也盡可能地將其消除。有時，其幅度可能是已知的（至少從對數尺度可以看出），但相位信息卻未知。我從未見過將PSRR表示為復數的數據表。偏移和PSRR不以真實平均值為中心的錯誤，對于使用多個運算放大器的電路來說尤為嚴重。我無法想象擁有多個具備相同偏移和PSRR的運算放大器是多么奢侈。

從更深層次上講，這些方法之所以會導致運算放大器建模出現如此嚴重的問題，是因為這些模型通常得不到熟悉仿真設計流程人員的支持。IC制造商的應用工程師抱怨，客戶不會觀察輸入共模范圍之類的參數，卻要求對其“建模”。然而，就設計流程而言，如果在沒有模擬輸入共模范圍的情況下進行仿真，然后在電路運行過程中檢查是否超出輸入共模范圍，通常更為合理。這與擊穿電壓的處理方式類似；除非設備屬于雪崩級（即在部署時會安全擊穿），否則最好不要在仿真中包含擊穿電壓，而是讓電壓自由變化，并讓仿真設備承受一切可能的問題。待仿真完成后再審核結果，以查看是否有超過額定電壓的情況。否則，就很難知道是否發生了擊穿；設計流程甚至可能會產生一個在某些器件燒毀冒煙后才起作用的設計。

上述段落包含了一個爭議點：IC制造商的應用工程師可能會輕視客戶的設計能力。這也是人之常情，因為一個只負責支持自己IC項目的人，自然很容易對那些不太熟悉這些IC的用戶評頭論足。但在某種程度上，我們必須認識到，這些IC制造商的應用工程師并不會像他們的客戶那樣購買大量在公開市場流通且必須在競爭中生存下來的元器件。出于這個原因，從最終分析來看，我并不認為客戶比自己更笨，甚至于我可能最終都找不到比我更笨的人了。我所編寫的每一個仿真器都是為了讓人們感覺自己很聰明，讓他們能夠使用工具來培養對所設計電路的理解。

說了這么多，讓我們回歸主題。為了簡化運算放大器建模，QSPICE包含了一個全新的原生電路元件。它作為一個跨導，從電源軌獲取電流（而不是神奇地作為自己的電源運行）；當輸出接近電源軌時，它會像滿足平方律關系的FET一樣轉換為電阻。其功能與軌至軌輸出（RRO）運算放大器精心設計的互補接地源輸出級類似。

內部補償RRO運算放大器的常見拓撲結構包括一個從該輸出到內部節點的米勒倍增電容。這種拓撲結構也是QSPICE中一個原生電路元件。本仿真演示了如何提取QSPICE RRO運算放大器原生電路元件的開環響應：

R1的值是“1 AC 1T”。這意味著對于直流解決方案，它表現為1Ω的電阻；但從交流角度分析，它呈現為1e12Ω的電阻。相反，R2在直流解決方案中為1e12Ω的電阻，而從交流角度分析則成為1Ω的電阻。針對交流和直流使用不同阻值的功能源自HSPICE，并且常作為電壓跟隨器來用于求解偏置點，之后直接在開環中進行交流分析。實例參數Avol、GBW、Slew和Phi分別表示開環電壓增益、增益帶寬、壓擺率和相位裕度。由于RRO具有高阻抗輸出，電壓增益基本上可達到無限大。這就是為什么需要引入參數Rload來指定用于測量開環電壓增益的負載阻抗。

我們可使用簡單推導的方程式來設置RRO運算放大器設備。在波形窗口中，光標設置為5MHz，但增益為1.4dB而非零，相移為58°而非60°。此時，我們可以調整實例參數GBW和Phi以匹配所需的運算放大器。

RRO器件支持對完整運算放大器進行建模所需的所有參數：主極點、相位裕度、隨機噪聲、輸入電容（包括正常和共模電容）、電壓和電流輸出能力等。以下是實例參數的完整列表：

另外，沒錯；您也可以直接為其設置一個偏移電壓作為實例參數，以確定器件精度和散射的影響。

接下來讓我來解釋一下輸入電容，即CAPINCM和CAPINNM。CAPINCM表示當兩個輸入同時驅動時的電容，而CAPINNM是差分驅動時的電容。這并不是輸入端之間的電容，而是在正常模式穩定性分析中需要關注的電容。值得注意的是，一些IC制造商會錯誤地將數據表中引腳對引腳的電容列為正常模式電容。

QSPICE RRO運算放大器器件解決了幾個問題。其不僅讓每個人都能通過簡單的數值填寫成為運算放大器建模專家，還確保了建模和未建模的部分完全透明，讓您深入了解模型的運作。當然，除了強大的原生電路元件，QSPICE也支持快速、便捷地從第三方導入歷經驗證的各種模型，以幫助開發者減少重復工作量、實現更豐富的仿真功能。歡迎小伙伴們點擊下方視頻了解~

對于一些人來說，QSPICE RRO運算放大器設備的高速運算性能至關重要。求解電路所需的時間更多地取決于求解方程的數量，而非器件的數量。您可以通過在SPICE仿真中添加“.options acct”來確定求解電路所需的方程數量。因此，為計算運算放大器模型中的內部節點數，可以在一個空白原理圖中放置一個模型實例，并將所有引腳接地。隨后，運行任意仿真并檢查控制臺輸出；輸出應顯示為“Circuit Equations： 2（電路方程：2）”，這意味著QSPICE的RRO運算放大器器件包含兩個內部節點。相比之下，在通用工業運算放大器模型上進行的同樣測試，通常需要40到150個方程。如果您只仿真幾個運算放大器，這些并不重要，但當您將系統的其它部分用作運算放大器電路的測試矢量時，它便變得重要起來。

QSPICE的RRO運算放大器器件還讓您能夠研究電路在溫度條件變化下的性能，而一般供應商提供的運算放大器模型則無法做到這一點。使用簡單的電阻反饋網絡時，相位偏移可能會先于幅度偏移發生，從而導致數據采集錯誤。

本示例展示了如何在GBW中添加溫度相關性：

我只是將GBW的值設定為一個包含其溫度系數（tempco）的表達式。

在信號調理過程中，運算放大器GBW的溫度相關性可能引發的誤差很容易超過無源元件因溫度相關性而產生的誤差。例如，指定25ppm/°C的電阻很簡單；但假設我們選擇10ppm/°C，則在-40°C到150°C的溫度范圍內會產生0.2%的誤差。在這個仿真中我們可以看到，在假設20kHz的分析頻率下（這種頻率可能用于石油勘探等場景），幅值誤差為3.2%，相位誤差為8°。下圖為增益隨溫度變化的曲線圖，這里僅考慮了運算放大器GBW溫度相關性的影響：

借助QSPICE的RRO運算放大器器件，您可以設計一個數據采集系統，并在石油勘探等應用中預測其在井下或地表的性能，無論地點位于北極還是非洲。

審核編輯：黃飛