新的設(shè)備架構(gòu)縮小了邏輯單元。

最先進(jìn)的計(jì)算機(jī)處理器制造商正在經(jīng)歷十年來(lái)器件架構(gòu)的第一次重大變革，即從鰭式場(chǎng)效應(yīng)晶體管（FinFET）轉(zhuǎn)變到納米片（nanosheet）。

再過(guò)十年，也許還會(huì)出現(xiàn)一次根本性的變革，即納米片堆疊在一起形成互補(bǔ)場(chǎng)效應(yīng)晶體管（CFET），可將某些電路的尺寸減小一半。

但專(zhuān)家表示，后面這次變革可能相當(dāng)艱難。而介于兩者之間的叉板晶體管（forksheet）可能不需要太多工作，即可保持電路尺寸縮小。

比利時(shí)微電子研究中心（Imec）負(fù)責(zé)邏輯技術(shù)的副總裁朱利安?瑞卡特（Julien Ryckaert）說(shuō)，forksheet的想法來(lái)自探索納米片架構(gòu)的限制點(diǎn)。

納米片的主要特點(diǎn)是水平堆疊被電流控制柵極圍繞的硅帶。盡管納米片最近才開(kāi)始生產(chǎn)，但幾年前，專(zhuān)家就已經(jīng)在尋找其限制點(diǎn)了。瑞卡特說(shuō)，比利時(shí)微電子研究中心需要弄清楚“納米片在哪一點(diǎn)開(kāi)始失效”。

瑞卡特的團(tuán)隊(duì)發(fā)現(xiàn)，在構(gòu)成互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）邏輯的N型金屬氧化物半導(dǎo)體（NMOS）和P型金屬氧化物半導(dǎo)體（PMOS）兩種類(lèi)型晶體管之間，必須保持一定的間隔距離，限制削弱器件性能和影響功耗的電容。這一間隔限制了基于納米片的邏輯的縮小。“forksheet是打破這種限制的一種方式。”瑞卡特說(shuō)。

與單個(gè)納米片器件不同，forksheet的構(gòu)建方案是在介電壁兩側(cè)成對(duì)放置。（其實(shí)不太像叉子。）比利時(shí)微電子研究中心的CMOS技術(shù)主管堀口直人（Naoto Horiguchi）說(shuō)，介電壁可使器件緊密放置，而不會(huì)產(chǎn)生電容問(wèn)題。他說(shuō)，設(shè)計(jì)者可以用新增的空間來(lái)縮小邏輯單元，也可以利用現(xiàn)在的空間制造更寬的晶體管，實(shí)現(xiàn)更好的性能。

? “CFET可能是最終的CMOS架構(gòu)。”堀口直人在談到比利時(shí)微電子研究中心預(yù)計(jì)2032年左右投入生產(chǎn)的器件時(shí)說(shuō)。不過(guò)他補(bǔ)充道，CFET“集成非常復(fù)雜”。他說(shuō)，forksheet將重新使用大多數(shù)納米片的生產(chǎn)步驟，這樣可能會(huì)比較容易。

不過(guò)，仍有許多障礙需要克服。從生產(chǎn)角度說(shuō)，介電壁就是個(gè)問(wèn)題。先進(jìn)CMOS中使用了幾種類(lèi)型的電介質(zhì)，蝕刻也涉及幾個(gè)步驟。

制造forksheet意味著蝕刻其他組件時(shí)，不會(huì)意外破壞介電壁。堀口說(shuō)，在介電壁的兩側(cè)應(yīng)該放置哪種類(lèi)型的晶體管，這仍然是一個(gè)懸而未決的問(wèn)題。相比在介電壁一側(cè)放置PMOS、另一側(cè)放置NMOS，在介電壁兩側(cè)放置兩種類(lèi)型的晶體管，可能更有優(yōu)勢(shì)。

審核編輯：劉清
?