在學習MOS特性前，需要對器件物理中的一些基礎特性進行了解：

擴散運動 ：由熱運動引起的隨機運動，一般由高濃度向低濃度轉移，直到均勻分布。

漂移運動 ：電場作用下載流子的單向運動。

PN結概念（以硅載體為例）：

• P型硅中多子為空穴，少子為電子；N型硅中多子為電子，少子為空穴；
• P型硅和N型硅相互接觸形成一個結，由擴散運動（P型硅中的空穴轉移到N型硅中，這部分空穴對于N型硅而言是過量少子；同理N型硅中的電子轉移到P型硅中，這部分電子對于P型硅而言是過量少子）導致的過量少子會形成一個電勢差，并產生電場。
• 由于電場的存在，載流子會發生漂移運動，P型硅中的空穴被吸引到電位為負的P結處，N型硅中的電子被吸引到電位為正的N結處。這樣，當漂移電流和擴散電流大小相等，方向相反時就建立了平衡的PN結。此時的PN結電壓稱為內建電勢差，或接觸電壓。
• 由于內在電場，進入該區域的載流子必然會加速通過，所以該區域內電子和空穴都很稀少，又稱耗盡層、勢壘區、空間電荷區、阻擋層。

MOS簡介

1、常見MOS符號

區分PMOS和NMOS：小箭頭方向表示電流方向（也是PN結方向），PMOS是電流流進器件，NMOS是電流流出器件。

2、常見MOS剖面結構

上圖是NMOS(左)和PMOS(右)的剖面結構，低壓的MOS一般是一個四端器件，常規的CMOS工藝都是制作在P-substrate上，且器件是對稱的，源漏可以互換。（隔離管和中高壓管結構特殊，之后會做介紹）

對于上圖可以看出襯底B的電位對器件特性有很大影響，正常使用時，必須保證源/漏結的二極管反偏，所以NMOS的襯底必須接低電位，PMOS的襯底B必須接高電位，否則都會有對襯底的漏電。

Q&A：為什么CMOS工藝中的基底大多都是P型，而不是N型？

• 設計角度：（設計簡單）

在N溝道中參與導電的是電子，而在P溝道中參與導電的是空穴，在單位電場強度下電子的遷移率遠遠大于空穴的遷移率，即N溝道的導電性能要比P溝道的導電性能好。因此N溝道場效應管的導通速度或工作頻率要遠遠高于P溝道場效應管。

另外如果基底是P型，為保證源/漏結反偏，P-sub只用接到GND就可以，而如果基底是N型，N-sub必須接到系統的最高電位，而在SOC中常會用到不同的源，1.8V、3.3V、5V等，無法保證某些情況下最高的源被使用到，會比較麻煩。

• 工藝角度：（成本便宜）

P型半導體是在單晶硅（或鍺）中參入微量的三價元素，如：硼、銦、鎵或鋁等；N型半導體是在單晶硅（或鍺）中參入微量的五價元素，如：磷、銻、砷等。P型半導體與N型半導體，在材料成本方面應該差別不是很大，但要把它做成一個電子產品，在生產工藝方面會存在很大的差異。

例如，用本征鍺材料制作PNP晶體管相對于用本征鍺材料制作NPN晶體管容易很多，因為銦與鍺比較容易結合（擴散）；同樣，用本征硅材料制作NPN晶體管，相對于用本征硅材料制作PNP管要容易很多。

MOS工藝制程

1）氧化

在硅晶圓的表面氧化生長一層SiO2 ;氧化物的厚度用tox表示; SiO2是絕緣層，起隔離保護作用；SiO2有56%生長在表面，44%生長在表面之下；

2）擴散

一種雜質原子由材料表面向材料內部運動的過程。一般在指定區域內擴散，以達到改變材料導電類型和電學性質的目的。

3）離子注入

是特殊摻雜物的離子由電場加速至很高的速度并注入半導體材料中的工藝。與擴散一樣，目的都是讓雜質摻進半導體材料內。

注入后去除光刻膠再高溫氧化和擴散，使注入離子進入P-sub形成n阱。

4）光刻

光刻的基本單元是光刻膠材料和光掩模；光刻膠材料分為正性和負性兩種，正性光刻膠紫外光無法穿透，用來制作有圖形存在區域的掩模版，紫外線下曝光的區域會被去除；負性光刻膠紫外光可以穿透，用來制作無圖形存在區域的掩模版，紫外線下未曝光的區域會被去除；

5）沉積

可以在硅片上生長各種導電薄膜層、半導體薄膜和絕緣薄膜層。

6）刻蝕

刻蝕是出去被暴露材料（未保護）的工藝。刻蝕存在不完整性，會在側邊有側凹效應。