四、ADC中的NCO和DDC如何工作的

首先我們先來回答幾個問題。

• 為什么要做降采樣？

降采樣，顧名思義，降低采樣率。為什么要做降采樣，那是因為之前用了采樣率過高的ADC。那為啥不直接用低采樣率的ADC就可以了嗎？

用高速的ADC，個人覺得主要原因如下：

第一、因為接收和采集的信號是寬帶、高速的信號，需要采集的信號往往是一些寬帶的信號，必要時候還需要在一個很寬的頻段內進行掃頻。所以為了實現匹配，采用高速的ADC是必備的。

第二、可以降低對射頻前端模擬濾波器的要求。濾波器的設計難點在于盡量需要一個很好的矩形系數，又希望只采用幾階就能夠實現，這之間就存在trade-off的設計。

模擬濾波器通帶越窄、帶外衰減越陡峭、衰減越大，需要的濾波器階數就越多，濾波器的設計成本就越高，有時甚至無法研制出來。所以采用寬帶的濾波器結合逐級濾波，進來的信號量也就很大，就需要用到高速的ADC了。

為什么又需要再后面降低采樣率呢？主要是因為ADC過后，需要將數據傳輸到后續的DSP、FPGA等基帶數字信號處理電路進行分析處理，這中間存在一個速率匹配的問題。

高速的ADC不經過降采樣出來的信號速率通常很高，DSP的時鐘速率是無法跟上的，所以需要經過降采樣處理。第二，ADC的數據輸出接口如果一直保持在很高的數據傳輸速率下，其需要驅動的功率就很高，功耗也提高，芯片的功耗、散熱是一個非常大的問題。

• 為什么是先濾波、再降采樣而不是先降采樣再濾波？

在信號與系統中表述過，時域離散對應頻域周期、時域連續對應頻域離散。（信號與系統第三章和第四章）。直觀的就是時域上的周期方波通過傅里葉變換成為了頻域上的Sinc函數，如下圖。

圖片來源：《信號與系統》

假設，輸入信號如下左邊是時域，右邊是頻域：

圖片來源：《信號與系統》

經過ADC采樣之后，時域和頻域分別變成如下，時域離散對應頻域周期。

圖片來源：《信號與系統》

降采樣過程實際上是在對AD采樣之后的數據進行抽取濾波，即是間隔一定的數量進行抽過去采樣，如下圖所示左所示。這個過程可以看作是對已經在頻域上周期了的信號又做了一次周期，結果如下圖右邊所示。此時的信號在頻域上面已經發生了混疊。

所以，需要在采樣之后濾波，然后再進行降采樣，就可以得到沒有混疊的信號。

回到NCO和DDC。NCO：Numerical ControlOscillator，數控振蕩器，集成在DDC中，用于為輸入信號分成I/Q信號提供本振混頻。

DDC：Digital Downconverters，數字下變頻器，進行降采樣工作。

圖片來源：ADI官網

信號經過采樣之后進入DDC，首先通過NCO，與NCO提供的兩路相位相差90°的信號進行混頻，從一個較高頻率變換到較低頻率；然后通過濾波器進行抽過去濾波；接著選擇性的是否進行一個放大；最后輸出兩路I/Q信號。

圖片來源：ADI官網

DDC中的濾波器一般來說采用級聯方式首先的，分為三級，按照順序分別是梳狀濾波器（CIC），第二級半帶濾波器（HBF），第三級有限沖激響應濾波器（FIR）。

CIC是一種不需要進行乘除法運算的濾波器，只需要加減法和移位運算就可以。乘法運算是一種非常耗費資源的運算，因為實際上在數字計算中本質上是沒有乘法運算的，還是通過加減法結合移位運算進行的。

乘法運算實質上是一堆加減法+移位運算的集合。在提出CIC之前都是直接用乘法運算進行一級濾波的，成本很高，同時運算速率有限。采用了CIC能夠很好的將高頻速率降低，同時修復帶內平坦度，為后面兩級濾波設計降低了難度。

HBF作為第二級濾波器，運算量是FIR的一半。

FIR低通濾波器，它的作用是對經過抽取濾波后的波形進行整形，因為經過抽取濾波之后，仍然會有一部分波形處于有效頻帶之外，故需要低通濾波器將這部分帶外波形除去，剩下帶內的信號提供給后端的 DSP 處理。

參考文獻：

1. 信號處理機中的數字下變頻技術研究;
2. 數字下變頻芯片的前端設計;
3. 數字下變頻技術及其FPGA實現;
4. 《Data Conversion Handbook》;
5. 《信號與系統》；