Cadence可以實現(xiàn)電路圖輸入(Schematic Input)、電路仿真(Analog Simulation)、版圖設(shè)計(Layout Design)、版圖驗證(Layout Verification)、寄生參數(shù)提取(Layout Parasitic Extraction)以及后仿真(Post Simulation)。

這篇文章我們來學習對共源放大器（包括純電阻負載和有源負載）做DC、AC和Tran分析，驗證它的輸入輸 出特性曲線，學習如何在cadence軟件中觀察放大器的增益和各種波形，學習在Results Displaying Window中查看各種電路參數(shù)，以及對放大器做參數(shù)化掃描。

01 電阻負載仿真

（總電路圖）

1）DC仿真

（DC仿真參數(shù)設(shè)置）

（仿真結(jié)果）

對電阻值進行參數(shù)掃描

（參數(shù)設(shè)置）

（仿真結(jié)果）

從圖中可以看出，共源放大器的增益（圖中斜線的斜率）隨輸出電阻的增大而增大，而輸入輸出擺幅卻隨輸出電阻的增大而變小。因此在增益和擺幅之間存在折中。

2）AC仿真

（參數(shù)設(shè)置）

（仿真結(jié)果）

從圖中可以看出此時放大器低頻時的增益為5.6，當頻率超過447Hz時，增益開始下降。由公式

Au＝－RDμnCoxW/L（Vin—VTH）＝－gmRD

可知在偏置電壓不變的情況下，固定輸出電阻和mos管的寬長比兩個參數(shù)中的一個，則放大器增益與另一個呈正比。可以自己調(diào)節(jié)這兩個參數(shù)，來觀察增益的變化情況。

但是當RD大于一定的值，MOS管會進入線性區(qū)，例如當RD=100K時，MOS進入線性區(qū)，可以看到管子的增益下降。

3）瞬態(tài)仿真

（參數(shù)設(shè)置）

（仿真結(jié)果）

從圖中正弦的幅度可以看出，輸入的小信號0.1mv被放大了5.6倍。

當RD=50K時，VDS即靜態(tài)工作點VOUT輸出在191mv附近。（仿真電路交流輸入有問題）

02 對二極管負載電路仿真

（總電路圖）

（參數(shù)設(shè)置）

（仿真結(jié)果）

從圖中可以發(fā)現(xiàn)以二極管為負載的共源放大器的輸入輸出曲線在起始部分，即v1的時候，并不像以電阻為負載時那樣平直，請大家考慮出現(xiàn)這種現(xiàn)象的原因。<>

二極管接法的MOS管存在體效應，所以其在電壓小于VTH時其存在增益

在schematic中將負載pmos管的寬w設(shè)為變量w1，其余參數(shù)不變，保存后在ADE環(huán)境下重新調(diào)入變量w1，并對它設(shè)置初始值1u。然后對w1進行參數(shù)化掃描，使w1的變化范圍為1u→15u，仿真步數(shù)設(shè)為15。

（參數(shù)設(shè)置）

（仿真結(jié)果）

W越小其等效電阻越小，其余量越大

根據(jù)DC分析的結(jié)果，重新設(shè)置v1和w1的值，以使增益盡量提高。v1=0.6v，w1=1u。點擊Analysis->choose，選中AC項，頻率掃描范圍為1k→200M。

（仿真結(jié)果）

在Results Displaying Window中可以看到此時作為負載的pmos管的gm=86.57u。

作為輸入器件的mos管的跨導gm=82.57u

Au≈－gm1/gm2

可以通過改變兩個mos管的寬長比來調(diào)節(jié)放大器的增益。事實上放大器的增益還受到輸出擺幅的影響，在改變寬長比的同時，適當改變放大器的偏壓才有可能達到理想的放大倍數(shù)。

03 對電流源做負載仿真

（電路圖）

將M1的偏置電壓v1設(shè)為0.9 v，工藝庫下的閾值電壓Vth≈0.4v，所以M1管的過驅(qū)動電壓vod≈0.5v。若使M2管也有相同的過驅(qū)動電壓，則可估算出M2管的偏置電壓v2為0.9 v。

（仿真結(jié)果）

點擊Analysis->choose，選中AC項。由于這種結(jié)構(gòu)會引入大的寄生電容，因而會影響到高頻特性，所以頻率掃描范圍改為0.01k→200M。

開始仿真。

（仿真結(jié)果）

仿真結(jié)果顯示一電流源做負載對增益有很大的提高。

04 總結(jié)

編輯：黃飛
?