在采樣速率和可用帶寬方面，當今的射頻模數(shù)轉(zhuǎn)換器(RF ADC)已有長足的發(fā)展，其中還納入了大量數(shù)字處理功能，電源方面的復(fù)雜性也有提高。那么，RF ADC為什么有如此多不同的電源軌和電源域?

為了解電源域和電源的增長情況，我們需要追溯ADC的歷史脈絡(luò)。早期ADC采樣速度很慢，大約在數(shù)十MHz內(nèi)，而數(shù)字內(nèi)容很少，幾乎不存在。電路的數(shù)字部分主要涉及如何將數(shù)據(jù)傳輸?shù)綌?shù)字接收邏輯——專用集成電路 (ASIC) 或現(xiàn)場可編程門陣列 (FPGA)。用于制造這些電路的工藝節(jié)點幾何尺寸較大，約在180 nm或更大。使用單電壓軌(1.8 V )和兩個不同的域(AVDD和DVDD，分別用于模擬域和數(shù)字域)，便可獲得足夠好的性能。

隨著硅處理技術(shù)的改進，晶體管的幾何尺寸不斷減小，意味著每 mm2面積上可以容納更多的晶體管(即特征)。但是，人們?nèi)匀幌Ｍ?ADC 實現(xiàn)與其前一代器件相同(或更好)的性能。

現(xiàn)在，ADC 的設(shè)計采取了多層面方法，其中：

1. 采樣速度和模擬帶寬必須得到改善;

2. 性能必須與前一代相同或更好;

3. 納入更多片內(nèi)數(shù)字處理功能來輔助數(shù)字接收邏輯。

下面將進一步討論上述各方面特性以及它們對芯片設(shè)計構(gòu)成怎樣的挑戰(zhàn)。

需要高速度在 CMOS 技術(shù)中，提高速度(帶寬)的最普遍方法是讓晶體管幾何尺寸變小。使用更精細的 CMOS 晶體管可降低寄生效應(yīng)，從而有助于提高晶體管的速度。晶體管速度越快，則帶寬越寬。數(shù)字電路的功耗與開關(guān)速度有直接關(guān)系，與電源電壓則是平方關(guān)系，如下式所示：

其中：P為功耗CLD 為負載電容V 為電源電壓fSW 為開關(guān)頻率

幾何尺寸越小，電路設(shè)計人員能實現(xiàn)的電路速度就越快，而每MHz每個晶體管的功耗與上一代相同。以 AD9680 和 AD9695為例，二者分別采用65 nm和28 nm CMOS技術(shù)設(shè)計而成。在1.25 GSPS和1.3GSPS時，AD9680和AD9695的功耗分別為3.7 W和1.6 W。這表明，架構(gòu)大致相同時，采用28 nm工藝制造的電路功耗比采用65 nm工藝制造的相同電路的功耗要低一半。因此，在消耗相同功率的情況下，28 nm工藝電路的運行速度可以是65 nm工藝電路的一倍。AD9208很好地說明了這一點。

裕量最重要對更寬采樣帶寬的需求促使業(yè)界采用更精細的幾何尺寸，不過對數(shù)據(jù)轉(zhuǎn)換器性能(如噪聲和線性度)的期望仍然存在。這對模擬設(shè)計提出了獨特的挑戰(zhàn)。轉(zhuǎn)向更小幾何尺寸的一個不希望出現(xiàn)的結(jié)果是電源電壓降低，這使得開發(fā)模擬電路以工作在高采樣速率并保持相同的噪聲/線性度性能所需的裕量大大降低。為了克服這一限制，電路設(shè)計有不同的電壓軌以提供所需的噪聲和線性度性能。

例如在 AD9208中，0.975 V電源為需要快速切換的電路供電。這包括比較器和其他相關(guān)電路，以及數(shù)字和驅(qū)動器輸出。1.9 V電源為基準電壓和其他偏置電路供電。2.5 V電源為輸入緩沖器供電，而要在高模擬頻率下工作，裕量必須很高。沒有必要為緩沖器提供2.5 V電源，它也可以工作在1.9 V。電壓軌的降低會導(dǎo)致線性度性能下降。

數(shù)字電路不需要裕量，因為最重要的參數(shù)是速度。所以，數(shù)字電路通常以最低電源電壓運行，以獲取CMOS開關(guān)速度和功耗的優(yōu)勢。這在新一代ADC中很明顯，最低電壓軌已降低至0.975 V。下面的表1列出了若干代的一些常見ADC。

表1：產(chǎn)品比較

隔離是關(guān)鍵隨著業(yè)界轉(zhuǎn)向深亞微米技術(shù)和高速開關(guān)電路，功能集成度也在提高。以 AD9467 和AD9208為例，AD9467采用180 nm BiCMOS工藝，而AD9208采用28 nm CMOS工藝。當然，AD9467的噪聲密度約為-157 dBF S/Hz，而AD9208的噪聲密度約為-152 dBF S/Hz。但是，如果拿數(shù)據(jù)手冊做一個簡單的計算，取總功耗(每通道)并將其除以分辨率和采樣速率，就可以看到AD9467的功耗約為330μW/位/MSPS，而AD9208僅為40μW/位/MSPS。

與AD9467相比，AD9208具有更高的采樣速率(3 GSPS對250 MSPS)和高得多的輸入帶寬(9 GHz對0.9 GHz)，并且集成了更多數(shù)字特性。AD9208可以完成所有這些工作，每位每MSPS的功耗只有大約1/8。每位每MSPS的功耗不是工業(yè)標準指標，其在本例中的作用是突出ADC設(shè)計中使用更小尺寸工藝的好處。當超快電路在非常近的距離內(nèi)運行時，各個模塊之間總會存在耦合或震顫的風險。

為了改善隔離，設(shè)計者必須考慮各種耦合機制，最明顯的機制是通過共享電源域。如果電源域盡可能遠離電路，那么共享同一電壓軌(AD9208為0.975 V)的數(shù)字電路和模擬電路發(fā)生震顫的可能性將非常小。在硅片中，電源已被分開，接地也是如此。封裝設(shè)計繼續(xù)貫徹了這種隔離電源域處理。由此所得的同一封裝內(nèi)不同電源域和地的劃分，如表2所示，其以AD9208為例。

表2：AD9208電源域和接地域

圖1. AD9208引腳配置(頂視圖)這可能會讓系統(tǒng)設(shè)計人員驚慌失措。乍一看，數(shù)據(jù)手冊給人的印象是這些域需要分開處理以優(yōu)化系統(tǒng)性能。情況并不像看起來那么可怕，數(shù)據(jù)手冊的目的僅僅是喚起人們對各種敏感域的關(guān)注，讓系統(tǒng)設(shè)計人員可以關(guān)注PDN(電源輸送網(wǎng)絡(luò))設(shè)計，對其進行適當?shù)膭澐帧９蚕硐嗤╇娷壍拇蠖鄶?shù)電源域和接地域可以合并，因此PDN可以簡化。這導(dǎo)致BOM(物料清單)和布局得以簡化。根據(jù)設(shè)計約束，圖2和圖3顯示了AD9208的兩種PDN設(shè)計方法。

圖2. AD9208引腳配置(頂視圖)

圖3. AD9208 PDN，DC-DC轉(zhuǎn)換器為所有域供電

通過充分濾波和布局分離，各個域可以合理布置，使得ADC性能最大化，同時降低BOM和PDN復(fù)雜性。各接地域采用開爾文連接方法也會改善隔離。從網(wǎng)表角度來看，仍然只有一個GND網(wǎng)。電路板可以劃分為不同接地域以提供充分的隔離。在AD9208的評估板AD9208-3000EBZ中，不同接地分區(qū)在第9層上形成開爾文連接。圖4所示為10層PCB(印刷電路板)AD9208-3000EBZ的橫截面，其顯示了不同GND連接。

圖4. AD9208下方的AD9208-3000 EBZ PCB橫截面因此，僅僅因為AD9208數(shù)據(jù)手冊顯示了所有這些域，并不意味著它們在系統(tǒng)板上必須全部分離。了解系統(tǒng)性能目標和ADC目標性能對優(yōu)化ADC的PDN起著重要作用。在電路板上使用智能分區(qū)以減少不必要的接地回路，是將各個域之間的串擾降到最低的關(guān)鍵，適當?shù)毓蚕黼娫从颍瑫r滿足隔離要求，將能簡化PDN和BOM。

AD9208

支持每線高達 16 Gbps 的線速

SFDR = 70 dBFS

SNR = 57.2 dBFS

SFDR = 78 dBFS

SNR = 59.5 dBFS

48 位 NCO

4 個級聯(lián)半帶濾波器

具有除以 2 和除以 4 選項的整數(shù)時鐘

靈活的 JESD204B 線配置

JESD204B(子類 1)編碼串行數(shù)字輸出

3 GSPS 時每通道的總功率為 1.65 W(默認設(shè)置)

?2 dBFS 幅度、2.6 GHz 輸入時的性能

?9 dBFS 幅度、2.6 GHz 輸入時的性能

集成式輸入緩沖器

噪聲密度 = ?152 dBFS/Hz

0.975 V、1.9 V 和 2.5 V 直流電源供電

9 GHz 模擬輸入全功率帶寬 (?3 dB)

用于高效 AGC 實施的幅度檢測位

每個通道具有 2 個集成式寬帶數(shù)字處理器

相位相干 NCO 切換

提供多達 4 個通道

串口控制

片內(nèi)抖動

審核編輯：湯梓紅