在便攜式儀器設備中，往往要求其數據采集系統不僅具有速度快、精度高的特點，而且還要求其具有供電電壓低、體積小以及功耗小等特性。ADS8320是 Burr-Brown公司生產的逐次逼近式串行16位微功耗CMOS型高速A/D轉換器，它的線性度為±0.05%，工作電源在2.7V～5.25V范圍內，采樣頻率最高可達100kHz；在2.7V供電和100kHz采樣速率下，其功耗僅為1.8mW，而在10kHz低速采樣時的功耗僅為0.3mW；在非轉換狀態時可處于關閉模式，此時功耗可低至100μW；ADS8320具有同步串行SPI/SSI接口，因而占用微處理器的端口較少；其差動輸入信號范圍為500mV～VCC（工作電源）；采用8引腳MSOP小體積封裝。以上特點使ADS8320非常適用于便攜式電池供電系統中。

1 內部結構及引腳排列

ADS8320的內部結構如圖1所示，它由采樣/保持放大器、D/A轉換器、比較器、移位寄存器、控制邏輯電路、串行接口電路等組成。其管腳排列如圖2所示。各引腳的功能如下：

●VREF為外接參考電壓輸入端；

●+IN、-IN為外接差動模擬信號輸入端；

●+Vcc、GND為供電電源接入端；

●CS/SHDN為片選/關斷控制端；

●DCLOCK為時鐘輸入端；

●DOUT為A/D轉換的數字結果串行輸出端。

2 工作時序

ADS8320與微處理器或其它數字系統采用同步3線串行接口進行通信，其工作時序如圖3所示。

當CS/SHDN 端從高電平變為低電平（下降沿）時，芯片的整個轉換和數據傳輸過程被初始化，DCLOCK端的最初4.5～5個時鐘脈沖用于對輸入模擬信號的采樣，此時 DOUT端處于高阻態；在隨后的DCLOCK下降沿，DOUT端將輸出一個可持續一個脈沖周期的低電平信號，以作為將要輸出A/D轉換結果的標志；緊接著在16個DCLOCK的控制下，從最高位（MSB）到最低位（LSB）依次由DOUT輸出16位轉換結果。

DCLOCK信號的下降沿可用來控制A/D轉換結果在DOUT端的同步傳輸，大多數接收系統對DOUT端轉換結果數字位流的采集在DCLOCK的上升沿進行。

當16 位轉換結構傳輸結束后，若CS/SHDN端仍為低電平且DCLOCK端有控制脈沖，那么在DOUT端繼續輸出轉換結果，但此時是由最低位（LSB）到最高位（MSB）依次輸出，直到當最高位輸出出現重復使DOUT端變成高阻態為止。即一次轉換數據最多輸出兩次，一次從高位到低位，一次從低位到高位。一般情況下，當16位轉換結果輸出完畢后，置位或去掉DCLOCK脈沖，可使結果僅輸出一次。

當CS/SHDN端接高電平（下降沿）時，ADS8320在關斷模式下低功耗工作，只有當CS/SHDN端從高電平變為低電平時，芯片方可重新初始化而進行另一次A/D轉換。

3 與單片機的典型接口設計

圖4 以MCS-51系列單片機為例，給出了ADS8320與微處理的典型連接圖。ADS8320采用單電源Vcc（2.7V～5.25V）供電，外接參考電源直接由供電電源來提供，此時模擬輸入的最大范圍為Vcc。串行接口的外部時鐘DCLOCK及芯片的片選信號由單片機的P1.0口控制產生，轉換結果由 P1.2讀取。

在其它應用中，外接參考電源可在 500mV～Vcc之間選擇，這同時決定了外接模擬電壓的最大范圍。但是過低的參考電壓雖然可提高A/D轉換的靈敏度且降低系統的抗干擾性能，同時需要連接更干凈的低噪聲電源，而且由于溫漂、增益誤差等原因也降低了A/D轉換的線性度。如采用+5V參考電源，則內部噪聲干擾的典型值為1.5LSB；而采用 +500mV參考電源時的內部噪聲干擾典型值為15LSB。

外部接入時鐘DCLOCK的頻率可以在24kHz～2.4MHz之間變化，分別對應于1kHz和100kHz的A/D轉換速率。該電路對外接時鐘的占空比沒有特點要求，而只需高、低電平的持續時間大于200ns即可。

外接模擬信號從+IN、-IN端差動輸入以及CS/SHDN的下降沿使轉換初始化后，它的前五個時鐘脈沖為采樣周期，這時差動輸入信號被內部電容采樣。而在轉換過程中，+IN、-IN端與內部電路斷開連接。為了保證轉換的線性度，-IN端的電平即不能低于GND-100mV，也能高于GND+1V。+IN端的電平應保證在（GND-100mV）至（Vcc+100mV）之間。

A/D轉換的數字結果將在DCLOCK端的控制下由DOUT端連續輸出。如果DOUT端平時處于高阻態，則轉換結束后首先出現低電平的標志位，隨后輸出從最高位到最低位的16位轉換結果。

下面以MCS-51系列單片機為例，給出ADS8320與單片機接口的具體程序：

CS EQU P1.0

DOUT EQU P1.1

DCLOCK EQU P1.2

……

CONV：CLR CS

WAIT：ACALL DELAY

CLR DCLOCK

ACALL DELAY

SETB DCLOCK ；在DCLOCK端產生脈沖

MOV C，DOUT ；在DCLOCK上升沿采樣

JC WAIT ；輸出D OUT非零則等待

MOV R7， 16 ；讀取16位轉換結果

READ：CLR DCLOCK

ACALL DELAY

SETB DCLOCK ：在DCLOCK端產生脈沖

MOV C，DOUT ；在DCLOCK上升沿采樣

RLC R0 ；低8位移入R0

RCL R1 ；高8位移入R1

ACALL DELAY

DJNZ R7，READ ；直到讀完16位

OVER：SETB CS ；轉換和讀數結束，進入關斷模式

……

在上面的程序中，DELAY為延時子程序，用于決定DCLOCK端時鐘脈沖的高、低電平持續時間，可以根據單片機晶振頻率即指令執行時間以及A/D轉換頻率高低的要求具體確定延時時間的長短，以確定控制脈沖的頻率。轉換子程序CONV執行后將進行一次模擬信號采樣和A/D轉換，并將16位轉換結果以高位在前、低位在后的順序讀入R1和R0寄存器。

責任編輯：gt