在為線性調(diào)頻的雷達視頻目標產(chǎn)生模擬信號的過程中，為了得到高質(zhì)量的視頻模擬信號，其前端通常采用數(shù)字信號處理或DSP+FPGA的結(jié)構(gòu)來設(shè)計，然后經(jīng)過數(shù)模轉(zhuǎn)換和低通濾波以生成視頻目標模擬信號。而后端所選用的數(shù)模轉(zhuǎn)換芯片的性能優(yōu)劣對信號的質(zhì)量有著極為重要的影響。

AD9712B/AD9713B是AD9712/AD9713的替代產(chǎn)品，為12位高速數(shù)模轉(zhuǎn)換器。同AD9712/AD9713相比，該器件具有更好的靜態(tài)性能和動態(tài)特性。其中AD9712B與ECL兼容，更新速率可達10MSPS；而AD9713B則與TTL兼容，更新速率可達80MSPS。由于該D/A轉(zhuǎn)換器是針對DDS、波形重構(gòu)和高質(zhì)量圖像信號處理等應(yīng)用而設(shè)計的，因此，這兩款芯片在動態(tài)特性方面表現(xiàn)特別突出，并且具有優(yōu)良的諧波抑制能力。本文選用AD9713B來輸出雷達視頻目標模擬信號。

1、 AD9712B/AD9713B的主要特點

AD9712B的數(shù)據(jù)輸入口D1～D12和使能口LATCH ENABLE與ECL兼容，內(nèi)部ECL參考節(jié)點也與10K ECL器件相匹配。而在AD9713B中，每個輸入口均加進了TTL轉(zhuǎn)換單元。除這點以外，AD9712B和AD9713B是完全相同。

AD9712B/AD9713B的主要特性如下：

●具有100MSPS的更新速率；

●與ECL/TTL兼容；

●無雜散動態(tài)范圍SFDR為70dBc（1MHz）；

●毛刺電壓低至28Pv-s；

●建立時間快（27ns）；

●低功耗：725mW；

●1/2LSB DNL （B Grade）；

●具有40 MHz乘積帶寬。

2 、AD9712B/AD9713B的結(jié)構(gòu)功能

圖1為AD9712B/AD9713B的內(nèi)部結(jié)構(gòu)框圖，由圖可見，該芯片主要由解碼/驅(qū)動電路、傳輸鎖存器、開關(guān)網(wǎng)絡(luò)、可調(diào)放大器四個子模塊構(gòu)成。此外，其片內(nèi)包含的內(nèi)部電壓參考源也進一步減少了外圍接口器件的數(shù)量。

AD9712B/AD9713B高速數(shù)模轉(zhuǎn)換器利用MSB（Most Significant Bit）解碼和分割技術(shù)來減少毛刺，并可獲得12位的線性特性。D1～D4被解碼后可用來驅(qū)動15個離散的電流源，D5和D6已經(jīng)過二進制量化，D7～D12用于R-2R電阻網(wǎng)絡(luò)。這種分段結(jié)構(gòu)可減少因為毛刺引起的頻率誤差。

AD9712B/AD9713B的內(nèi)部參考源可提供1.18V的參考電壓，而其開關(guān)網(wǎng)絡(luò)則用于提供互補的輸出電流IOUT和IOUT。兩款器件均采用28腳DIP和PLCC封裝形式。現(xiàn)將各引腳的功能說明如下：

D1～D12:12Bits數(shù)字信號輸入腳；

DIGITAL-Vs：-5.2V數(shù)字電源輸入端；

ANALOG RETURN：模擬地反饋，通常接地；

IOUT：模擬電流輸出，滿量程時對應(yīng)全‘1‘輸入；

ANALOG - Vs：- 5.2V模擬電源輸入端；

IOUT：互補模擬電源輸出端，0幅值輸出時對應(yīng)全‘1’輸入；

REFERENCE IN：通常接到CONTROL AMP OUT端口，該引腳上的電壓變化對滿量程輸出值有著直接的影響；

CONTROL AMP OUT：內(nèi)部可調(diào)放大器輸出，用于給電流開關(guān)網(wǎng)絡(luò)提供一個償驅(qū)動輸出；

CONTROL AMP IN：在沒有接外部參考源時，通常接到REFERENCE OUT腳；

REFERENCE OUT：內(nèi)部參考電壓（-1.18V），通常接到CONTROL OUT腳；

REFERENCE GROUND：內(nèi)部參考電壓源和放大器的返回地；

DIGITAL+Vs：+5V數(shù)字電壓輸入端；

RSET：外部阻抗參考，當采用內(nèi)部放大器時，滿量程電流輸出為128（Reference Voltage/Rset）該腳的外接電阻通常取7.5kΩ；

LATCH ENABLE：數(shù)據(jù)傳輸使能口，低電平有效；

DIGITAL GROUND：數(shù)字地。

3 、AD9712B/AD9713B的應(yīng)用

AD9712B/AD9713B主要用于ATE、信號重構(gòu)、任意波形產(chǎn)生、數(shù)字頻率綜合、信號產(chǎn)生等設(shè)備中。下面以AD9713B在某線性調(diào)頻雷達視頻目標模擬信號產(chǎn)生單元中的應(yīng)用為例，介紹該芯片在實際應(yīng)用中的電路設(shè)計方法。

3.1 AD9713B的外圍電路設(shè)計

該設(shè)計要求輸出六路相位相同的雷達視頻目標模擬信號，分別為：同相和支路、同相方位差支路、同相俯仰差支路、正交和支路、正交方位差支路、正交俯仰差支路。這六條支路的電路結(jié)構(gòu)完全相同，因而可以借結(jié)構(gòu)的對稱性保證各支路間相位的一致。下面以同相和支路為例說明該芯片的應(yīng)用。

在同相和支路中，前端DSP+FPGA的輸出數(shù)據(jù)被送入DAC芯片AD9713B，數(shù)據(jù)的采樣速率為60MHz。AD9713B的輸出模擬信號為+1.5V的脈沖信號。

AD9713B的典型應(yīng)用電路如圖2所示。

為了獲得12位的線性精度和較高的更新速率，可在模擬電源和數(shù)字電源端加上一個0.1μF和一個0.01μF的濾波電容，并在電路板上單獨為并行結(jié)構(gòu)的六片DAC留出一個地層，所有的地連同參考電壓源和模擬輸出器件的地都應(yīng)直接連到這個地層上。DAC的地層則應(yīng)在頻率較高處的某一點被連接到系統(tǒng)地上。

圖2電路利用了AD9713B的內(nèi)部參考源，設(shè)計時可將REFERENCE PUT（Pin 20）引腳接到AMP IN（Pin 19）腳，再將AMP OUT（Pin 18）通過一個20Ω的電阻接到REFERENCE IN（Pin17）腳，0.1μF的瓷片電容接在17腳和15腳之間，可用來消除切換噪聲。

滿量程電流輸出是由VCONTROL AMP IN 和RSET決定的，公式如下：

IOUT（FS）=128（VCONTROL AMP IN/RSET）

如果內(nèi)部參考電壓VCONTROL AMP IN為-1.18V，RSET為7.5kΩ，則輸出電壓VOUT為1.51V。

3.2 DAC輸出端低通濾波器的選取

為了在AD9713B的輸出端獲得較高的信號質(zhì)量，還應(yīng)濾除輸出信號中的鏡像信號分量。如要求數(shù)據(jù)采樣速率為60MHz，假設(shè)雷達視頻目標模擬信號的頻帶為0～8MHz，則AD9713B輸出信號的頻帶（包含有鏡像分量）將為（60M*k-8M）Hz～（60M*k）Hz和（60M*k）Hz～（60M*k+8M）Hz，其中k=0、1、2、3、4……所以，設(shè)計時應(yīng)選用合適的低通濾波器件來濾除鏡像信號。

確定雷達視頻目標模擬信號的頻帶范圍是選取低通濾波器件的關(guān)鍵。本文運用Matlab6.5軟件對雷達視頻目標模擬信號進行了仿真分析。仿真結(jié)果如圖3所示。

由仿真結(jié)果要以看出，本設(shè)計中，雷達視頻目標模擬信號的頻帶范圍大約為0～10MHz，距離最近的鏡像信號出現(xiàn)在50～60 MHz頻率處。所以，選取3dB通帶為10.7MHz的低通濾波器就可以很好地將鏡像信號濾除。

4、 總結(jié)

本文介紹的高速數(shù)模轉(zhuǎn)換芯片AD9712B/AD9713B適應(yīng)于信號重建、波形產(chǎn)生和頻率綜合等對數(shù)模轉(zhuǎn)換器要求較高的應(yīng)用場合。根據(jù)需要可以選取差分輸出或單端輸出，也可以選用外部參考源或內(nèi)部參考源，而且滿量程輸出電流可調(diào)。實際應(yīng)用表明，配合適當?shù)牡屯V波器件，該芯片可以輸出較高質(zhì)量的模擬信號。

責(zé)任編輯：gt