１、ＣＳ５３６１的主要特性

ＣＳ５３６１是ＣＲＹＳＴＡＬ公司推出的１１４ｄＢ、１９２ｋＨｚ數據輸出率的２４位Δ－Σ結構音頻ＡＤ轉換器，其主要特性如下：

●采用多位Δ－Σ結構；

●具有２４位轉換精度；

●１１４ ｄＢ動態范圍；

●總諧波失真＋噪聲優于－１０５ ｄＢ；

●系統采樣率高達１９２ｋＨｚ；

●功耗小于１５０ｍＷ？

●內部帶有高通濾波電路或直流失調電壓標定電路；

●內帶線性相移數字抗混濾波器；

●支持５Ｖ到２．５Ｖ邏輯電平；

●采用差動輸入結構；

●具有溢出檢測功能；

●采用２４腳ＳＯＩＣ或ＴＳＳＯＰ封裝形式。

ＣＳ５３６１是供數字音頻系統使用的完整的模數轉換器，可完成采樣、模數轉換、抗混濾波等功能，并最終產生以串行模式輸出的、對應于左右兩個輸入通道信號的２４位采樣數據，而且其最高數據輸出率可高達１９２ｋＨｚ。

ＣＳ５３６１芯片采用具有優良噪聲抑制能力的差動輸入結構，并采用５階多位Δ－Σ調制器，同時帶有數字濾波器和抽樣器，從而避免了需要外部抗混濾波器的麻煩。

２、ＣＳ５３６１的引腳排列及功能

ＣＳ５３６１采用２４腳ＳＯＩＣ或ＴＳＳＯＰ封裝，引腳排列圖如圖１所示。芯片內部結構圖如圖２所示。各引腳的功能如下：

ＲＳＴ：低功耗模式選擇端，低電平有效；

Ｍ／ Ｓ：主、從模式選擇引腳，該腳為低電平時，芯片為從工作模式；

ＬＲＣＫ：該端可用于決定當前串行數據屬于左通道還是右通道；

ＳＣＬＫ：串行移位時鐘端口；

ＭＣＬＫ：調制器和數字濾波器的時鐘源；

ＶＤ：芯片數字電源；

ＧＮＤ：地參考，必須與模擬地相連；

ＶＬ：數字輸入輸出部分電源；

ＳＤＯＵＴ：串行數據信號輸出端；

ＭＤＩＶ：時鐘分頻端，該腳為高電平時，主時鐘被２分頻；

ＨＰＦ：高通濾波器允許端，該腳為低電平時，高通濾波器工作；

Ｉ２Ｓ／ＬＪ：數據輸出格式選擇端，該腳為高電平時，輸出格式為Ｉ２Ｓ，否則為左對齊輸出格式；

Ｍ０、Ｍ１：操作模式選擇端；

ＯＶＦＬ：左右通道溢出指示腳；

ＡＩＮＬ＋，ＡＩＮＬ－，ＡＩＮＲ＋，ＡＩＮＲ－：分別為左右通道模擬信號的＋、－輸入端；

ＶＡ：＋５Ｖ模擬電源輸入端；

ＶＱ：內部靜態參考電壓，使用時應連接濾波器；

ＲＥＦＧＮＤ：內部采樣電路參考地；

ＦＩＬＴ＋：內部采樣電路參考電壓。

3、基本工作原理

ＣＳ５３６１轉換器工作時，應根據工作的具體需要確定工作模式、操作模式、輸出格式、高通濾波模式等工作參數，下面分別介紹這些參數的意義及設置方式。

３．１ 操作模式及采樣率范圍選擇

ＣＳ５３６１轉換器的Ｍ１、Ｍ０引腳狀態可用于決定芯片的操作模式，通過設置適當的操作模式，可使ＣＳ５３６１的輸出采樣率（ＦＳ）在２ｋＨｚ到１９２ｋＨｚ之間進行選擇。每種操作模式對應的采樣率范圍如表１所列。

對于每種操作模式，芯片的性能可能略有差異，例如，工作在單速模式時，ＣＳ５３６１的數字濾波器的通帶為０～０．４７ＦＳ，阻帶大于０．５８ＦＳ，阻帶衰減優于９５ｄＢ，濾波器群延時為１２／ＦＳ（Ｓ）；工作在倍速模式時，ＣＳ５３６１的數字濾波器的通帶為０～０．４５ＦＳ，阻帶大于０．６８ＦＳ，阻帶衰減優于９２ｄＢ，濾波器群延時為９／ＦＳ（Ｓ）；工作在四速模式時，ＣＳ５３６１的數字濾波器的通帶為０～０．２４ＦＳ，阻帶大于０．７８ＦＳ，阻帶衰減優于９７ｄＢ，濾波器群延時為５／ＦＳ（Ｓ），因此，應根據實際需要適當選擇ＣＳ５３６１的操作模式。

３．２ 系統時鐘ＭＣＬＫ和ＭＤＩＶ狀態

當ＣＳ５３６１的操作模式確定后，系統時鐘和ＭＤＩＶ的狀態將決定具體的輸出采樣率（ＦＳ）、左右通道時鐘ＬＲＣＫ和串行移數時鐘頻率（ＳＣＬＫ）。

對于單速模式，其采樣率范圍為２～４８ｋＨｚ，因此，當ＭＤＩＶ為０時， ＭＣＬＫ的范圍應為５１２ｋＨｚ～１２２８８ｋＨｚ；而當ＭＤＩＶ為１時， ＭＣＬＫ的范圍應為１０２４ｋＨｚ～２４５７６ｋＨｚ；

對于倍速模式，采樣率范圍為４８～９６ｋＨｚ，故在ＭＤＩＶ為０時， ＭＣＬＫ的范圍應為６１４４ｋＨｚ～１２２８８ｋＨｚ；為１時ＭＣＬＫ的范圍應為１２２８８ｋＨｚ～２４５７６ｋＨｚ；

對于四速模式，由于其采樣率范圍為９６～１９２ｋＨｚ？因此，當ＭＤＩＶ為０時，ＭＣＬＫ的范圍應為６１４４ ｋＨｚ～１２２８８ｋＨｚ；而當ＭＤＩＶ為１時， ＭＣＬＫ的范圍則應為１２２８８ｋＨｚ～２４５７６ｋＨｚ。

３．３ 主從模式設置

通過設置芯片的第２腳為高電平可使ＣＳ５３６１進入主模式，反之進入從模式。主從模式的區別在于進入主模式時，ＬＲＣＫ、ＳＣＬＫ為輸出信號？而在從模式時，ＬＲＣＫ、ＳＣＬＫ為輸入信號，并應保證ＬＲＣＫ、ＳＣＬＫ與ＭＣＬＫ同步，同時應使ＬＲＣＫ＝ＦＳ、ＳＣＬＫ＝６４ＦＳ，否則將影響器件性能的發揮。設計主從模式的目的在于，多片ＡＤＣ同步工作時，可以使其中的一片工作于主模式，其它工作于從模式，從模式ＡＤＣ的ＬＲＣＫ、ＳＣＬＫ來自于主模式的ＡＤＣ，這樣可保證多片ＡＤＣ的同步工作。

３．４ 高通濾波器和直流偏移標定

由于ＣＳ５３６１轉換器內部集成有數字高通濾波器。因此，可通過控制該芯片ＨＰＦ引腳的狀態來控制高通濾波器的工作狀況，具體的方法是：當ＨＰＦ為０時，內部高通濾波器將連續記錄通道內的低頻信號，并從抽樣濾波器中濾除低于轉折頻率的低頻信號，從而實現高通濾波功能。此時高通濾波器的轉折頻率為１Ｈｚ，高通濾波器的建立時間為１０５／ＦＳ（ｓ）；而當ＨＰＦ為１時，高通濾波器記錄的低頻信號被凍結，并連續地從抽樣濾波器中被扣除，從而實現直流偏移校正功能。與ＣＳ５３６１相連的模擬通道在工作時，可能會產生小的直流偏移，從而影響ＣＳ５３６１性能的發揮。因此，可以利用ＣＳ５３６１內部集成的數字高通濾波器將直流偏移校正掉，現將其工作過程說明如下：

（１） 開通高通濾波器，等待至少１０５／ＦＳ秒的時間以建立高通濾波功能；

（２） 高通濾波器建立后，禁止高通濾波器工作，凍結直流偏移值，此時芯片的輸出即為去掉直流偏移后的數據。

應當說明的是：在此過程中，應始終保持ＣＳ５３６１處在正常工作狀態。如果ＣＳ５３６１進入低功耗模式，那么高通濾波器中凍結的直流偏移值將被復位，此時若想實現直流偏移校正功能，則必須重復上述過程。

３．５ 數據輸出格式控制

ＣＳ５３６１的數據輸出格式有左對齊格式和Ｉ２Ｓ格式。通過控制Ｉ２Ｓ／ＬＪ腳的狀態可以選擇數據的輸出格式。

當Ｉ２Ｓ／ＬＪ為０時，數據輸出格式為左對齊格式；當Ｉ２Ｓ／ＬＪ為１時，數據輸出格式為Ｉ２Ｓ格式。兩種格式的時序圖如圖３所示。

４、應用

同其它高精度ＡＤ轉換器一樣，ＣＳ５３６１在實際應用時，也應特別注意地線和電源線的布線。設計時必須為ＶＡ和ＶＬ提供干凈的電源，當用ＶＤ給ＣＳ５３６１內部的數字濾波器供電時，可以通過一個電阻從ＶＡ上獲取，也可以直接與系統的邏輯電源相連。而如果ＶＤ從ＶＡ上獲取，則必須保證ＶＤ不再給其它數字電路供電。電源退耦電容必須盡可能靠近ＣＳ５３６１，而且應使小容量的電容更靠近ＡＤＣ。所有信號，特別是時鐘信號必須遠離ＦＩＬＴ＋和ＶＱ引腳，接在ＦＩＬＴ＋和ＶＱ上的退耦電容必須放在與ＲＥＦＧＮＤ最近的位置。為了減小數字信號干擾，ＡＤＣ的數字輸出應該只驅動ＣＭＯＳ輸入端。圖４是ＣＳ５３６１的典型應用電路連接圖。

由于ＡＤＣ只以有限頻率采樣模擬信號，因此，高于一定頻率的信號可能會引起假頻信號。另外，由于ＡＤＣ的輸入阻抗有限，因此，在輸入端還應加一定帶寬的阻抗匹配電路，以改善ＡＤＣ的性能。

由于ＡＤＣ參考電壓的源阻抗以及外部濾波電容的影響，系統上電后，必須經過一段時間，參考電壓才能穩定，因此，必須等待一段時間后才能得到準確的測量結果。另外在實際使用ＣＳ５３６１時，還有以下幾點需要注意：

（１）ＣＳ５３６１內部的數字濾波器為線性相移濾波器，因此應根據這一特點對不同頻率信號的相位作出校正；

（２）ＣＳ５３６１在開始工作時，由于要等待濾波器穩定，因此在濾波器穩定前可輸出２０００個左右的無效數據，無效數據的具體個數與操作模式有關，此點應注意；

（３）ＣＳ５３６１從ＭＣＬＫ穩定到第一個數據出現，有一定的延時，延時大小與操作模式有關；

（４）ＣＳ５３６１轉換器的四速模式和倍速模式時的信號帶寬幾乎完全一樣，所不同的是四速模式時的輸出采樣率更高一些，濾波器的通頻帶也更寬一些，因此在滿足采樣率要求的前提下，應盡量采用低速操作模式，實際使用發現：ＣＳ５３６１在低速模式時的性能優于高速模式。

（５）利用ＣＳ５３６１的高通濾波器進行直流偏移校正時，它只是去除了做直流標定前通道所產生的直流偏移，而對于在采樣進行中產生的偏移，此功能不起作用。

（６）ＣＳ５３６１的數據接口時序在左對齊格式和Ｉ２Ｓ格式時有很大的差別，這一點在使用時應引起足夠的重視。

（７）ＣＳ５３６１通常以２的補碼格式交替連續輸出兩個通道的２４位采樣數據，其信號滿偏電壓有效值為２Ｖ，這一點對格式變換十分有用。

（８）ＣＳ５３６１的兩個通道數據雖然是交替分時輸出，但同一組數據的采樣時刻卻是同步的，它們分別代表同一時刻的兩個通道模擬信號的值。

責任編輯：gt