（文章來源：IT資訊網）
? ? ?? 與4G和3G時代一樣，5G網絡的建設，需要許多嵌入式無線設備的配合。在技術設施與測試平臺的搭建商，通常無法用上現成的所有部件。因其對系統提出了很多的要求，例如靈活性、密度、快速發布、以及可重新配置性。好消息是，賽靈思(Xilinx)于今日推出了其下一代 Zynq Ultrascale + RF SoC，將數字硬件與模擬模塊整合到了單個芯片中。

射頻 SoC 是一種單芯片自適應無線電平臺，在臺積電 16nm 制程的加持下，Xilinx 將其硬件、可編程軟件引擎、以及 RF 模擬技術，高密度地整合到了一起。在前幾代產品中，系統需要依靠多個芯片，來執行以下所有任務。但現在，Xilinx 提供了一套極其簡化的方案設計，集成了完全的 RF 信號鏈。

?

從 MAC 到 DSP、無線 IP、基帶、調制、DSP 信令與濾波、ADC / DAC、重頭的通用數字處理器、以及 DDR4 內存子系統。Xilinx 表示，RFSoC 的優勢之一，在于面向無線網絡的 Massive-MIMO 射頻模組。該公司介紹稱，在 RFSoC 的幫助下，64x64 m-MIMO 可將功耗降低一半、安裝量減少75%、系統組件數量減少 89% 。

第二代產品，是基于初代快速上市方案的快速戰略調整，可覆蓋 5GHz 頻段，以便在中日等市場盡快投入使用。第三代產品屬于刷新后的設計，可覆蓋 6GHz 頻段，支持已授權和空白頻譜，旨在實現全球范圍內的 5G 部署。不過首先走出大門的，還是第二代產品。如上所述，它是面向亞洲市場的初代調節增強版，有望盡快展開 5G 頻段下的測試。

Xilinx 表示，現可向特定客戶提供工程樣品，并將于 2019 年 6 月全面投產。第三代產品采用了類似的底層硬件(四核 A53 + 帶有可編程邏輯的雙核 A5 CPU)。不過還有固定功能的 ADC / DAC 升級，以及在不同時鐘域上支持 6GHz 頻段、增強可編程邏輯的時鐘，特別是對于具有高達 14 位處理的 6GHz 的額外 DSP 要求。

Xilinx 表示，第三代產品將降低 TDD 上的功耗，擴展毫米波接口，以及完整的多頻段 / 多標準支持。增強型時鐘還意味著在外部時鐘發生器模式下，整個設計只需要一個外部時鐘發生器，而不是之前所需的最多四個。Xilinx 表示，其集成的模擬 / 數字解決方案，還有助于毫米波擴展中頻的實施。傳統設計的一個問題是，射頻采樣離散 DSP 和數字前端之間的接口，是一個給定的標準(即 JESD204)。

然而在 16x16 天線方案中，該標準接口在 320 Gb/s 時，功率消耗在 8W 左右。如果需要解析 800 MHz 的高頻頻譜，功耗就會大增。通過在第三代產品中整合數字、模擬組件，Xilinx 可在單芯片能完成全部接口工作，從而帶來更低的功耗、以及更高速的傳輸。

該公司聲稱，Xilinx 聲稱，其允許一級供應商將它們的定制可編程 IP 與 RF 配套使用。二級供應商也可以使用專屬的、或固定的 IP解決方案。通過該設計，Xilinx 可將 RF 市場添加到其產品組合中。據悉，第三代 RFSoC 將在 2019 下半年開始出樣，并在 2020 年三季度開始量產。