晶體諧振器是生成微機（微型計算機）等的集成電路的基準時鐘信號的重要部件之一，從手機、智能手機等信息通信終端到汽車、日用家電，用途非常廣泛。其中特別是在信息通信終端用途上，對部件小型化的需求很強，從而給部件設計帶來了難題—維持產品特性的同時還要縮小其體積。我們在這里介紹一種方法，它的核心是應用了有限元法 （FEM） 的模擬技法，通過對其進行靈活運用，可以有效率地開展設計工作。

　　1. AT切割晶體諧振器與振蕩電路

　　AT切割晶體諧振器是以人工石英晶體為材料、利用了壓電特性（厚度剪切振動）的元件。我們將村田的代表性產品構造用圖1、等效電路用圖2來表示。此元件是構成發出讓微機工作時必要的基準時鐘信號的振蕩電路的重要部件之一。此外，我們將振蕩電路的代表性構造用圖3來表示。振蕩電路借助放大器將通過晶體諧振器的電氣信號增幅而發出時鐘信號。晶體諧振器如圖4所示，電阻值會根據頻率而變化。此時坯料（晶體坯）的主振動頻率電阻值為最小，這個電阻值叫做ESR 。振蕩電路在坯料的主振動頻率附近振蕩并輸出時鐘信號。

　　振蕩電路重要的一點是振蕩穩定。其指標之一是振蕩裕量 ，顯示對于ESR（信號衰減的重要原因），電路中晶體諧振器以外的部分有多大的信號增幅能力。理論上，振蕩裕量＞1，電路就會振蕩，但偶爾會出現在接近1倍時不振蕩、振蕩啟動時間異常地長等現象，導致電路所在設備不能正常工作。抑制ESR可以改善振蕩裕量，但通常在頻率越低時ESR就越高，而且產品尺寸越小時ESR也越高。信息終端等現在使用的是2016和1612尺寸的產品，而市場需求的是更小型，所以近來設計變得很不容易。

　　2. 特性設計的要點

　　除作為主振動使用的厚度剪切振動以外，AT切割晶體諧振器還存在著很多不必要的振動。設計晶體諧振器時，需要一邊考慮如何在使用溫度范圍內不讓這些不必要的振動影響工作，一邊決定幾何參數。圖5顯示的是溫度和ESR的關系，對選擇了恰當幾何形狀的設計（a）和選擇了不恰當幾何形狀的設計（b）的特性進行比較。選擇了不恰當的幾何參數時，不必要的振動會疊加，ESR值會增大。在設計階段，選擇不受不必要振動影響的幾何參數是關鍵。但是，幾何參數組合的數目龐大，很多時候為找出最優解要反復地實驗摸索，這已經成為阻礙縮短開發期間和難以提高品質的原因之一。

　　3. 模擬（有限元法： FEM）的應用與課題

　　作為高效地找出最優解的手段，可以考慮應用有限元法（FEM）進行特性模擬。但是，這種方法存在一個問題，就是模擬結果和實樣特性的一致性較低。我們已經找到了其原因—不僅是幾何形狀，連接坯料與基板的固件也會給主振動（厚度剪切振動）和不必要振動的頻率關系帶來很大影響。

　　圖6顯示不考慮在基板上的固件只將坯料模化時的FEM模擬結果與實樣特性的對比。模擬無固件形狀的結果中，ESR特性的傾向與實樣特性不一致，無法找出恰當的幾何參數。

　　如上所示，確立模擬技法以提高模擬結果與樣本特性的一致性、有效率地尋求最優解一直是我們的課題。而這次通過構建能解決這些課題的模擬體系，我們已經能夠提高模擬結果與實樣特性的一致性了。