一、∑-△ADC工作原理

　　要理解∑-△ADC的工作原理，首先應對以下概念有所了解：過采樣、噪聲成形、數字濾波和抽取。

　　1.過采樣

　　首先，考慮一個傳統ADC的頻域傳輸特性。輸入一個正弦信號，然后以頻率fs采樣-按照Nyquist定理，采樣頻率至少兩倍于輸入信號。從

　　FFT分析結果可以看到，一個單音和一系列頻率分布于DC到fs/2間的隨機噪聲。這就是所謂的量化噪聲，主要是由于有限的ADC分辨率而造成的。單音信號的幅度和所有頻率噪聲的RMS幅度之和的比值就是信號噪聲比(SNR)。對于一個Nbit ADC，SNR可由公式：SNR=6.02N+1.76dB得到。為了改善SNR和更為精確地再現輸入信號，對于傳統ADC來講，必須增加位數。

　　如果將采樣頻率提高一個過采樣系數k，即采樣頻率為Kfs，再來討論同樣的問題。FFT分析顯示噪聲基線降低了，SNR值未變，但噪聲能量分散到一個更寬的頻率范圍。∑-△轉換器正是利用了這一原理，具體方法是緊接著1bit ADC之后進行數字濾波。大部分噪聲被數字濾波器濾掉，這樣，RMS噪聲就降低了，從而一個低分辨率ADC, ∑-△轉換器也可獲得寬動態范圍。

　　那么，簡單的過采樣和濾波是如何改善SNR的呢?一個1bit ADC的SNR為7.78dB(6.02+1.76)，每4倍過采樣將使SNR增加6dB，SNR每增加6dB等效于分辨率增加1bit。這樣，采用1bit ADC進行64倍過采樣就能獲得4bit分辨率;而要獲得16bit分辨率就必須進行415倍過采樣，這是不切實際的。∑-△轉換器采用噪聲成形技術消除了這種局限，每4倍過采樣系數可增加高于6dB的信噪比。

　　2.噪聲成形

　　通過圖1所示的一階∑-△調制器的工作原理，可以理解噪聲成形的工作機制。

　　∑-△調制器包含1個差分放大器、1個積分器、1個比較器以及1個由1bit DAC(1個簡單的開關，可以將差分放人器的反相輸入接到正或負參考電壓)構成的反饋環。反饋DAC的作用是使積分器的平均輸出電壓接近于比較器的參考電平。調制器輸出中“1”的密度將正比于輸入信號，如果輸入電壓上升，比較器必須產生更多數量的“1”，反之亦然。積分器用來對誤差電壓求和，對于輸入信號表現為一個低通濾波器，而對于量化噪聲則表現為高通濾波。這樣，大部分量化噪聲就被推向更高的頻段。和前面的簡單過采樣相比，總的噪聲功率沒有改變，但噪聲的分布發生了變化.

　　現在，如果對噪聲成型后的∑-△調制器輸出進行數字濾波，將有可能移走比簡單過采樣中更多的噪聲。這種調制器(一階)在每兩倍的過采樣率下可提供9dB的SNR改善。

　　在∑-△調制器中采用更多的積分與求和環節，可以提供更高階數的量化噪聲成形。例如，一個二階∑-△調制器在每兩倍的過采樣率可改善SNR 15dB。圖2顯示了∑-△調制器的階數、過采樣率和能夠獲得的SNR三者之問的關系。

　　3.數字濾波和抽取

　　∑-△調制器以采樣速率輸出1bit數據流，頻率可高達MHz量級。數字濾波和抽取的目的是從該數據流中提取出有用的信息，并將數據速率降低到可用的水平。

　　∑-△ADC 中的數字濾波器對1bit數據流求平均，移去帶外量化噪聲并改善ADC的分辨率。數字濾波器決定了信號帶寬、建立時間和阻帶抑制。

　　∑-△轉換器中廣泛采用的濾波器拓撲是SINC3，一種具有低通特性的濾波器。這種濾波器的一個主要優點是具有陷波特性，可以將陷波點設在和電力線相同的頻率，抑制其干擾。陷波點直接相關于輸出數據速率(轉換時間的倒數)。SINC3濾波器的建立時間三倍于轉換時問。例如，陷波點設在50Hz時(60Hz數據速率)，建立時間為3/60Hz=50ms。有些應用要求更快的建立時間，而對分辨率的要求較低。對于這些應用，新型ADC諸如MAX1400系列允許用戶選擇濾波器類型SINC1或SINC3。SINC1濾波器的建立時間只有一個數據周期，對于前面的舉例則為1/60Hz=16.7ms。由于帶寬被輸出數字濾波器降低，輸出數據速率降低于原始采樣速率，但仍滿足Nyquist定律。這可通過保留某些采樣而丟棄其余采樣來實現，這個過程就是所謂的按M因子“抽取”。M因子為抽取比例，可以是任何整數值。在選擇抽取因子時應該使輸出數據

　　速率高于兩倍的信號帶寬。這樣，如果以fs的頻率對輸入信號采樣，濾波后的輸出數據速率可降低至fs/M，而不會丟失任何信息。

　　二、 MAXIM的新型∑-△ADC

　　新型高集成度∑-△ADC正在得到越來越廣泛的應用，這種ADC只需極少外接元件就可直接處理微弱信號。MAX1402便是這種新一代ADC的一個范例，大多數信號處理功能已被集成于芯片內部，可視為一個片上系統，如圖3所示。該器件在480sps工作速率下可捉供16bit精度，4800sps時精度達12bit，工作模式下僅消耗250uA的電流，掉電模式僅消耗2uA。信號通道包含一個靈活的輸入多路復用器，可被設置為3路全差分信號或5路偽差分信號、2個斬波放大器，1個可編程PGA(增益從1～128)、1個用于消除系統偏移的粗調DAC和1個二階∑-△調制器。調制器產生的1bit數據流被送往一個集成的數字濾波器進行精處理(配置為SINC1或SINC3)。轉換結果可通過SPITM/QSPITM兼容的三線串行接口讀取。另外，該芯片還包含有2個全差分輸入通道，用于系統校準(失調和增益);2個匹配的200 uA電流源，用于傳感器激勵(例如可用于3線/4線RTD);2個“泵出”電流，用于檢測選定傳感器的完整性。通過串行接口訪問器件內部的8個片內寄存器，可對器件的工作模式進

　　行編程。輸入通道可以在外部命令的控制下進行采樣或者連續采樣，通過SCAN控制位設定，轉換結果中附加有3bit“通道標識”位，用來確定輸入通道。

　　兩個附加的校準通道CALOFF和CALGAIN可用來校準測量系統。此時可將CALOFF輸入連接到地，將CALGAIN輸入連接到參考電壓。對上述通道的測量結果求取平均后可用來對測量結果進行校準。