當數字輸出回饋耦合至模擬電路部分時，數字反饋將出現，從而引起干擾。這種干擾在噪聲層中表現為異常的整形，而在 ADC 輸出頻譜中則表現為寄生噪聲。最糟糕的情況出現在中標度處，這采用 CMOS 輸出模式，所有輸出從 1 切換為 0 (2 進制補碼格式) 或從 0 切換為 1，從而產生大的地電流，如圖 3 所示。

?

　　圖 3：ADC 中的數字反饋

　　跨過這個中標度點的小信號在所有這些數字信號輸出的和中產生一個不相稱的輸出功率。

　　凌力爾特已經推出了 LTC2261 系列超低功率 14 位 /12 位、25Msps 至 150Msps ADC，提供了一種新的和專有的功能，可在甚至良好的布局做法也無效的情況下減少數字反饋。交替位極性 (ABP) 模式在輸出緩沖器之前使所有奇數位反相，以當工作在中標度周圍時，實現數目相等的 1 和 0 的切換，從而有效地消除了引起數字反饋的大的地平面電流。

?

　　圖 4：交替位極性模式

　　圖 4 顯示了怎樣利用交替位極性模式改變數字輸出字。消除地平面電流，以在小的輸入信號跨過中標度時，減少反饋回 ADC 輸入的能量。當這種模式啟動時，所有奇數位 (D1、D3、D5、D7、D9、D11、D13) 在輸出緩沖器之前都反相，如圖 5 所示。偶數位 (D0、D2、D4、D6、D8、D10、D12) 不受影響。這種方法可降低電路板地平面中的數字電流，并降低數字噪聲，尤其是在模擬輸入信號非常小的情況下。通過使奇數位反相，在接收器端對數字輸出解碼。利用簡單的 SPI 連接至 ADC，通過串行設定啟動交替位極性模式。

?

　　圖 5：對交替位極性模式數據解碼

　　除了交替位極性模式，還提供一個可選數據輸出隨機函數發生器，以減少來自數字輸出的干擾。該隨機函數發生器解除了數字輸出的相關性，以減少出現重復碼的可能性，從而避免重復碼耦合回 ADC 輸入，在輸出頻譜中引起不想要的音調。通過在數字輸出被傳送至芯片之外以前對其進行隨機化處理，即可實現這些無用音調的隨機化以減小此類音調的幅度。

　　數字輸出通過在 LSB (實際上是白噪聲) 與所有其他數據輸出位之間運用一種“異”邏輯運算來進行“隨機化”。如欲解碼，則采用逆運算;在 LSB 與所有其他位之間應用一種“異”運算。交替位極性模式與數字輸出隨機函數發生器無關 ━━ 這兩種功能可以同時接通、同時不接通或任一接通。如示，兩種數字反饋抑制方法 (交替位極性模式和數字輸出隨機函數發生器) 可使無寄生動態范圍 (SFDR) 性能改善 10~15dB。

　　圖 6 示出了 LTC2261 對一個 70MHz IF、-65dBFS 輸入信號進行采樣并折返至 ADC 的第一奈奎斯特區域的 FFT 曲線圖。左側的曲線圖示出了采用交替位極性模式 (數字輸出隨機函數發生器被停用) 時的 ADC 性能。噪聲層中的凸起和輸出頻譜中的寄生噪聲由數字反饋引起，輸入端上的低電平信號使數字反饋有所衰減 (數字輸出在全“1”和全“0”之間切換)。凸起的數目對應于 ADC 中流水線級的數目。右側的 FFT 曲線圖示出了同時采用交替位極性模式和隨機函數發生器時 SFDR 性能的改善情況。噪聲層現在很平坦，而且最高的寄生噪聲減低了 12dB。

?

　　圖 6：運用交替位極性模式和隨機函數發生器時 LTC2261-14 的 SFDR 性能。

　　Fs=125Msps，AIN= 70MHz、-65dBFS，平均 128k 點 FFT

　　與今天市場上提供的同樣采樣率和分辨率的可比較 ADC 相比，LTC2261 系列 ADC 的功耗僅為其 1/3。LTC2261-14 為 14 位 125Msps ADC 僅從 1.8V 模擬電源消耗 127mW 功率，而 14 位 25Msps ADC LTC2256-14 僅消耗 30mW 功率 (參見圖 7 以了解整個系列的器件)。為了進一步節省功率，還提供了打盹或休眠模式，以使功率降至 0.5mW。

?

　　圖 7：超低功率 1.8V ADC 系列

　　LTC2261 是一款極端靈活的高速 ADC，具一個 SPI 兼容的接口，以設定和調節若干獨特的設置。SPI 端口用于選擇數字輸出配置 (CMOS、DDR CMOS、DDR LVDS)、從 7 種 LVDS 輸出電流設定值中進行選擇，以根據所驅動的負載或距離決定最佳的功率要求，或啟用任選的 LVDS 輸出終端來幫助消減由接收器上的不良終接所引起的任何反射，從而節省了外部組件和板級空間。還可以選擇測試模式，以允許用戶驗證 ADC 和處理器之間的連接。

　　結論

　　在采樣情況下，良好布局仍然不能提供避免數字反饋所需的隔離，LTC2261 的內置功能可用來幫助抵消引發這種不良干擾的地電流。LTC2261 提供極高的靈活性和調節能力，以改善數據采集系統的性能。