閃爍式ADC的分辨率受管芯尺寸、過大的輸入電容、大量比較器所產生的功率消耗等限制。結果重復的并聯比較器如果精度不匹配，還會造成靜態誤差，如會使輸入失調電壓增大。同，這一類型的ADC由于比較器的亞穩壓、編碼氣泡，還會產生離散的、不精確的輸出，即所謂的“火花碼”。這類ADC的優點是模/數轉換速度最高，缺點是分辨率不高，功耗大，成本高。

??

現代發展的高速 ADC電路結構主要采用這種全并行的ADC，但由于功率和體積的限制，要制造高分辨率閃爍式ADC是不現實的。由兩個較低分辨率的閃爍式ADC構成較高分辨率的半閃爍式ADC或分級型ADC是當今世界制造高速ADC的主要方式。圖2所示是一個8位的兩級并行半閃爍式ADC的原理框圖。其轉換過程分為兩步：第一步是粗化量化。先用并行方式進行高4位的轉換，作為轉換后的高4位輸出，同時再把數字輸出進行D/A轉換，恢復成模擬電壓。第二步是進一步細化量化。把原輸入電壓與D/A 轉換器輸出的模擬電壓相減，其差值再進行低4全的A/D轉換。然后將上述兩級A/D轉換器的數字輸出并聯后作為總的輸出。這樣，在轉換速度上作出了一點犧牲，但解決了分辨率提高和元件數目刷增的矛盾。現代高速ADC與普通ADC相比的主要特點是：單電源性能；將基準電源、采樣保持器和增益放大器集成在一塊芯片上，集成度高；采用標準的0.6μm的CMOS工藝開發各種價格的低功耗ADC。??
? ?

1.2 逐次逼近型

逐次逼近型ADC是應用非常廣泛的模/數轉換方法，它由比較器、D/A轉換器、比較寄存器SAR、時鐘發生器以及控制邏輯電路組成，將采樣輸入信號與已知電壓不斷進行比較，然后轉換成二進制數。其原理圖如圖3所示，首先將DAC的最高有效位MSB保存到SAR，接著將該值對應的電壓與輸入電壓進行比較。比較器輸出被反饋到DAC，并在一次比較前對其進行修正。在邏輯控制電路和時鐘驅動下，SAR不斷進行比較和移位操作，直到完成LSB的轉換，此時所產生的 DAC輸出逼近輸入電壓的±1/2LSB。當每一位都確定后，轉換結果被鎖存到SAR并作為ADC輸出。這一類型ADC的優點：高速，采樣速率可達 1MSPS；與其它ADC相比，功耗相當低；在分辨率低于12位時，價格較低。缺點：在高于14位分辨率情況下，價格較高；傳感器產生的信號在進行模/數轉換之前需要進行調理，包括增益級和濾波，這樣會明顯增加成本。

1.3 積分型ADC

??

積分型ADC又稱為雙斜率或多斜率ADC，是應用比較廣泛的一類轉換器。它的基本原理是通過兩次積分將輸入的模擬電壓轉換成與其平均值成正比的時間間隔。與此同時，在此時間間隔內利用計數器對時鐘脈沖進行計數，從而實現A/D轉換。其原理圖如圖4所示。其工作分為兩個階段，第一階段為采樣期；第二階段為比較期。通過兩次積分和計數器的計數可以得到模擬信號的數字值D=2nV1/VR，其中n為計數器的位數，V1為輸入電壓在固定時間間隔內的平均值。
積分型ADC兩次積分的時間都是利用同一個時鐘發生器和計數器來確定，因此所得到的D表達式與時鐘頻率無關，其轉換精度只取決于參考電壓VR。此外，由于輸入端采用了積分器，所以對交流噪聲的干擾有很強的抑制能力。若把積分器定時積分的時間取為工頻信號的整數倍，可把由工頻噪聲引起的誤差減小到最小，從而有效地抑制電網的工頻干擾。這類ADC主要應用于低速、精密測量等領域，如數字電壓表。其優點是：分辨率高，可達22位；功耗低、成本低。缺點是：轉換速率低，轉換速率在12位時為100～300SPS。???

1.4 壓頻變換型ADC

前面所講到的并行比較ADC和逐次逼近型ADC均屬于直接轉換ADC，而積分型和下面所講到的壓頻變換型ADC則屬于間接ADC。壓頻變換型ADC是先將輸入模擬信號的電壓轉換成頻率與其成正比的脈沖信號，然后在固定的時間間隔內對此脈沖信號進行計數，計數結果即為正比于輸入模擬電壓信號的數字量。從理論上講，這種ADC的分辨率可以無限增加，只要采用時間長到滿足輸出頻率分辨率要求的累積脈沖個數的寬度即可。其優點是：精度高、價格較低、功耗較低。缺點是：類似于積分型ADC，其轉換速率受到限制，12位時為100～300SPS。

1.5 ∑-Δ型ADC

與一般的ADC不同，∑-Δ型ADC不是直接根據抽樣第一個樣值的大小進行量化編碼，而根據前一量值與后一量值的差值即所謂的增量的大小來進行量化編碼。從某種意義講，它是根據信號波形的包絡線進行量化編碼的。∑-Δ型ADC由兩部分組成，第一部分為模擬∑-Δ調制器，第二部分為數字抽取濾波器，如圖5所示。∑-Δ調制器以極高的抽樣頻率對輸入模擬信號進行抽樣，并對兩個抽樣之間的差值進行低位量化，從而得到用低位數碼表示的數字信號即∑-Δ碼；然后將這種∑-Δ碼送給第二部分的數字抽取濾波器進行抽取濾波，從而得到高分辨率的線性脈沖編碼調制的數字信號。因此抽取濾波器實際上相當于一個碼型變換器。由于∑--△具有極高的抽樣速率，通常比奈奎斯特抽樣頻率高出許多倍，因此∑--△轉換器又稱為過抽樣A/D轉換器。這種類型的ADC采用了極低位的量化器，從而避免了制造高位轉換器和高精度電阻網絡的困難；另一方面，因為它采用了∑--△調制技術和數字抽取濾波，可以獲得極高的分辨率；同時由于采用了低位量化輸出的采用高分辨率的碼，不會對抽樣值幅度變化敏感，而且由于碼位低，抽樣與量化編碼可以同時完成，幾乎不花時間，因此不需要采樣保持電路，這就使得采樣系統的構成大為簡化。這種增量調制型ADC實際上是以高速抽樣率來換取高位量化，即以速度來換精度。近年來，采用高分辨率的∑--△型ADC頗為流行，它的一個突出優點是在一片混合信號CMOS大規模集成電路上實現了ADC與數字信號處理技術的結合。這一技術的其它優點：分辨率高達24位；比積分型及壓頻變換型ADC的轉換速率高；采用混合信號CMOS工藝，可實現低價格、高分辨率的數據采集和數字信號處理；由于采用高倍頻過采樣技術，降低了對傳感器信號進行濾波的要求，實際上取消了信號調理。缺點：當高速轉換時，需要高階調制器；在轉換速率相同的條件下，比積分型和逐次逼近型ADC的功耗高。

目前，∑--△型ADC分為四類：

（1）高速類ADC；

（2）調制解調器類ADC；

（3）編碼器類ADC；

（4）傳感器低頻測量ADC。

其中每一類∑--△型ADC又分為許多型號，給用戶帶來極大方便。流水線型（Pipeline）ADC又稱為子區式ADC，它由若干級級聯電路組成，每一級包括一個采樣/保持放大器、一個低分辨率的ADC和DAC以及一個求和電路，其中求和電路還包括可提供增益的級間放大器。快速精確的n位轉換器分成兩段以上的子區（流水線）來完成。首級電路的采樣/保持器對輸入信號取樣后先由一個m位分辨率粗A/D轉換器對輸入進行量化，接著用一個至少n位精度的乘積型數模轉換器（MDAC）產生一個對應于量化結果的模/擬電平并送至求和電路，求和電路從輸入信號中扣除此模擬電平。并將差值精確放大某一固定增益后關交下一級電路處理。經過各級這樣的處理后，最后由一個較高精度的K位細 A/D轉換器對殘余信號進行轉換。將上述各級粗、細A/D的輸出組合起來即構成高精度的n位輸出。圖3所示為一個14位5級流水線型ADC的原理圖，圖7 所示為每級內部結構圖。

流水線型ADC必須滿足以下不等式以便糾正重疊錯誤：式中，1為級數，m為各級中ADC的粗分辨率，k為精細ADC的細分辨率，而 n是流水線ADC的總分辨率。流水線ADC不但簡化了電路設計，還具有如下優點：每一級的冗余位優化了重疊誤差的糾正，具有良好的線性和低失調；每一級具有獨立的采樣/保持放大器，前一級電路的采樣/保持可以釋放出來用于處理下一次采樣，因此允許流水線各級同時對多個采樣進行處理，從而提高了信號的處理速度，典型的為 Tconv<100ns；功率消耗低；很水有比較器進入亞穩態，從根本上消除了火花碼和氣泡，從而大大減少了ADC的誤差；多級轉換提高了ADC的分辨率。同時流水線型ADC也有一些缺點：復雜的基準電路和偏置結構；輸入信號必須穿過數級電路造成流水延遲；、同步所有輸出需要嚴格的鎖存定時；對工藝缺陷敏感，對印刷線路板更為敏感，它們會影響增益的線性、失調及其它參數。

目前，這種新型的ADC結構主要應用于對THD和SFDR及其它頻域特性要求較高的通訊系統，對噪聲、帶寬和瞬態相應速度等時域特性要求較高的CCD成像系統，對時域和頻域參數都要求較高的數據采集系統。隨著數字技術的發展，AD也有了長足的進步和發ADC正朝著低功耗高速、高分辨率的方向發展，在此基礎上，還要考慮功耗、體積、便捷多功能、與計算機及通信網絡的兼容性。ADC主要的應用領域不斷拓寬，廣泛應用于多媒體、通訊、自動化、儀器儀表等領域。對不同領域的不同要求，例如接口、電源、通道、內部配置的要求，每一類ADC都有相應的優化設計方法。同時，用戶不僅要考慮到ADC本身的工藝和電路結構，而且還應考慮到ADC的外圍電路，如相應的信號調理電路等模擬電路的設計。如在單電源、低功耗條件下設計新型的ADC時，為了解決單電源的輸入和輸出的動態范圍問題，可以采用超高速補償雙極性（XFCB）工藝制造的電流反饋運算放大器；為了解決推薦電壓、低電流條件下的低噪聲低溫漂基準電壓問題，可以采用外加離子注入場效應管（XFET）基準源的方法；為了滿足低功耗的要求，可以采用節能工作方式（Power Down）；為設計出微型ADC，可采用減小體積的2線或2線制兼容的串行接口；為了減小信號源到整個AD轉換器的模擬信號通路的誤差，可以采用自校準技術糾正誤差等等。針對實際應用中具體要求，各種新型的設計方案應運而生。這些技術不斷完善和改進現有ADC的速度和精度，同時也成為現代ADC新補充的特點和發展方向。????
??

傳統方式的ADC，例如逐次逼近型、積分型、壓頻變換型等，主要應用于中速或較低速、中等精度的數據采集和智能儀器中。在全并行基礎上發展起來的分級型和流水線型ADC主要應用于高速情況下的瞬態信號處理、快速波形存儲與記錄、高速數據采集、視頻信號量化及高速數字通訊技術等領域。此外，采用脈動型和折疊型等結構的高速ADC，可應用于廣播衛星中的基帶解等方面。這些高速ADC，今后的展方向是在現有高速基礎上盡可能提高其分辨率，以滿足兼顧高速、高精度的發展方向。20世紀90年代以來獲得很大發展的∑-Δ型ADC利用高抽樣率和數字信號處理技術，將抽樣、量化、數字信號處理融為了一體，從而獲得了高精度的ADC，目前可達24位，主應用于高精度數據采集特別是數字音響系統、多媒體、地震勘探儀器、聲納等電子測量領域。???

自電子管A/D轉換器面世以來，經歷了分立半導體、集成電路數據轉換器的發展歷程。在集成技術中，又發展了模塊、混合和單片機集成數據轉換器技術。在這一歷程中，工藝制作技術都得到了很大改進。單片集成電路的工藝技術主要有雙極工藝、CMOS工藝以及雙極和CMOS相結合的BiCMOS工藝。模塊、混合和單片集成轉換器齊頭發展，互相發揮優勢，互相彌補不足，開發了適用不同應用要求的A/D和D/A轉換器。近年來轉換器產品已達數千種。

A/D和D/A轉換器的主要發展趨勢是，單片集成以硅為主導發展技術，并加速以硅為基礎的異質結技術的發展；混合和模塊集成A/D和D/A轉換器是軍事/航天系統的主導產品，將與硅芯片技術并行發展，而且需建立在先進的芯片技術基礎之上；低電源、低功耗、高速、高精度A/D和D/A轉換器是主導發展產品，其中16位100～200MHz及8～10位10GHz的高性能 A/D轉換器是新一代先進雷達、電子占和通訊電子系統的關鍵器件之一，它們是重點發展目標；目前已有工藝技術能滿足目標產品的制作，如III/V化合物半導體異質結技術℃，其日體管的ft已大于50GHz；工藝技術中，雙極（特別是異質結雙極）、CMOS、BiCMOS將并行發展，加工尺寸已發展到半亞微米亞料微米，將繼續向深度發展。近年來，A/D和D/A轉換器的市場呈穩步增長的發展趨勢，它們在現代軍用和民用電子系統中均顯示出其重要地。2000年的市場銷售額已達20.3億美元。??

不論是傳統型ADC還是表發展起來的ADC都有各自的優缺點和適應場合。在選用ADC時，不僅要考慮應用的精度、速度等主要指標，還要考慮輸入信號的形式（單端或差動輸入）、輸入信號范圍、輸入通道類型和數量、工作電源、內部基準、激勵源等多種具體功能上的差異，這些在選型上都是認真考慮的。現代ADC制造商為用戶應用考慮的越來越多，用戶在方案設計時一定要在器件選型上下一些功夫，針對實際應用的具體要求盡量做到選型合理，這樣往往可以簡化設計、降低成本、提高性價比。