?

2．1 控制接口

控制接口用于對器件TLV320DAC23的寄存器編程，設置音頻芯片的工作參數。它兼容兩種模式：SPI三線模式和2一wire模式。

MODE：模式選擇引腳。為0時，采用2一wire模式；為1時，采用SPI模式。

SCLK：控制端口串行數據時鐘。

SDI：控制端口串行數據輸入。

CS：控制端口輸入鎖存／地址選擇。在SPI模式下，CS用于數據鎖存控制；在2一wire模式下，CS定義了器件地址域的第7位。SPI模式下，一個控制字為16位，分為兩部分：高7位為控制地址，低9位為控制字。16位的控制字由MSB位開始傳輸，每個比特在SCLK的上升沿被鎖存，整個16位的控制字在最低位被CS鎖存進TLV320DAC23。操作時序如圖3所示。其中，B[15：9]為控制地址，B[8：O]為控制字。

2．2 模擬接口

模擬接口包括線輸入、線輸出和耳機輸出。耳機輸出可以驅動16Ω或32 Ω的耳機，音量增益為6 dB到一73 dB。

LLINEIN、RLINEIN：左、右聲道輸入。

LOUT、ROUT：左、右聲道輸出。

LHPOUT、RHPOUT：左、右聲道耳機輸出

2．3 數字音頻接口

數字音頻接口用于輸入TLV320DAC23的D／A數據。

BCLK：I2S串行比特時鐘。主模式時BCLK為輸出，從模式時BCLK為輸入。

DIN：I2S串行數據輸入。

LRCIN：字時鐘信號(幀信號)，用于控制左、右聲道的數據。在主模式中，由TLV320DAC23產生該信號，在從模式中，由主設備(如DSP或MCU)產生該信號。

TLV320DAC23支持4種音頻接口模式：右對齊模式、左對齊模式、I2S模式和DSP模式。這4種模式都是最高有效位MSB在前，16到32位不同的字長(右對齊除外，它不支持32位)。圖4是I2S模式下的數字音頻接口時序，數據的MSB在LRCIN下降沿后的第2個BCLK上升沿開始傳輸。

?

?

2．4 時鐘接口

MCLK：芯片主時鐘信號。當TLV320DAC23作為主設備時，該信號由芯片自身產生；當TLV320DAC23作為從設備時，該信號由外部產生。

CLKOUT：時鐘輸出信號。可以為MCLK或MCLK／2。