??????? CDMA及碼分多址接入，是一種基于擴展頻譜通信技術(shù)的多址接入方式。它采用唯一的碼字將消息信號擴展到相對更寬的頻帶上，從而減少干擾，增強系統(tǒng)處理能力，并且可以區(qū)分用戶。 CDMA多址接入不要求分割頻率和時間，因而系統(tǒng)容量較高。目前國際上主流的第三代移動通信技術(shù)（WCDMA，CDMA2000以及我國提出的TD-SCDMA）都采用了CDMA技術(shù)。CDMA收發(fā)信機將成為今后通信產(chǎn)品的主流。

　　本振源作為CDMA發(fā)射機心臟，對通信質(zhì)量有著舉足輕重的影響。CDMA技術(shù)對線性度和調(diào)制精度有嚴格的要求，因此，如何根據(jù)整機指標（如：誤差向量幅度-EVM，鄰道功率抑制比-ACPR），尤其是對本振源要求較高的多模手機，確定本振源可實現(xiàn)的具體指標（相位噪聲等），并對電路進行設(shè)計與優(yōu)化，成為各類CDMA通信設(shè)備設(shè)計者的新的挑戰(zhàn)。

圖 1 CDMA發(fā)射機框圖

　　本文介紹一款寬帶CDMA發(fā)射機的本振源設(shè)計過程，提供一整套針對CDMA發(fā)射機本振電路（鎖相環(huán)路）進行的電路指標確定、器件選取與參數(shù)設(shè)定以及電路設(shè)計的方案的可行性評估。

　　另外，對發(fā)射機系統(tǒng)的EVM指標進行了仿真，從而得出了合理的本振源相位誤差指標。為便于設(shè)計者對鎖相環(huán)路的優(yōu)化與仿真，筆者還編寫了一套ADS鎖相環(huán)路仿真程序，不同于常見的優(yōu)化和計算在后臺進行的輔助程序。在使用本仿真程序時，設(shè)計得可以調(diào)整任意參數(shù)或器件值并迅速獲得與該調(diào)整相應(yīng)的所有關(guān)鍵指標（如：相噪、雜散、穩(wěn)定性）的變化。

　　1 原理簡介

　　寬帶CDMA發(fā)射機框圖如圖1所示，其中左上部分為本振源電路。單片機通過數(shù)據(jù)部控制鎖相環(huán)路芯片（PLL IC）使得該電路可以鎖定在不同的信道上；溫補晶振（TCXO）為鎖相環(huán)路提供精確的參考頻率源；壓控振蕩器（VCO）反饋信號與該頻率源在PLL IC內(nèi)進行鑒相。鑒相輸出通過電荷泵和環(huán)路濾波器輸出到壓控振蕩器的控制端控制其輸出頻率。

　　2 指標設(shè)定

　　與本振源相關(guān)的主要整機指標有：

　　·頻穩(wěn)度：±2×10 -6；

　　·EVM：15%；

　　·帶寬：2.5MHz；

　　·ACPR：-40dB/±2.5MHz。

　　基于上述指標，得出以下針對本振源的一些具體指標：

　　（1）參考頻率源頻穩(wěn)定：±1.7ppm（包括溫度頻穩(wěn)度、供電電壓頻穩(wěn)度、負載牽引頻穩(wěn)定和年老化率累加）。

　　（2）相位誤差：相位誤差是由發(fā)射機的誤差向量幅度即EVM（The error vector magnitude）決定的，EVM經(jīng)常被用來描述發(fā)射信號的調(diào)制精度。TD-SCDMA和WCDMA標準都用此標準來規(guī)定發(fā)射信號的質(zhì)量。EVM是對理想波形與實際波形之差的度量，如圖2所示。

　　安捷倫公司提供的測量規(guī)范被廣泛應(yīng)用于測量儀器和商業(yè)仿真軟件，其具體內(nèi)部如下：

　　設(shè)Z（k）為在kT(T為符號周期)時刻通過理想接收濾波器觀測待測發(fā)射機而得到的復(fù)向量，S（k）為理想歸一化的單位圓上的參考向量。則Z（k）可以表示為：

　　?Z(k)=[C0+C1(S(k)+E(k))]Wk (1)

　　其中，W=eΔr+jΔα為頻率偏移（Δα弧度/符號）以及幅度變化率（Δr奈培（衰耗單位）/符號）；C0為一恒定的復(fù)數(shù)偏移量，代表正交調(diào)制器的不平衡性；C1為一復(fù)數(shù)常量，代表發(fā)射機的任意相位和輸出功率；E（k）代表抽樣S（k）的殘差。

　　則誤差向量的總平方和為：

　　其中，C0，C1和W應(yīng)使上式取得最小值，在此條件下求得每一個符號各自所對應(yīng)的最小誤差向量E（k）。

　　EVM定義為誤差向量 E（k）的幅度的均方根值，即：

　　其中，N=MAX-MIN+1，而MAX和MIN為EVM測量信號段的第一個符號和最后一個符號的排序數(shù)。

　　由以上定義可以看出：發(fā)射機的信噪比和非線性都可能造成EVM的變化。而且這些因素對EVM的影響并能做簡單的線性疊加。為便于通過EVM指標確定鎖相環(huán)路的具體指標，筆者利用 ADS進行了系統(tǒng)仿真。在考慮功率放大器（PA）的非線性的前提下-設(shè)定PA增益為11.5dB，三階交調(diào)點為28.5dBm，輸入功率為10dBm，通過仿真認為將本振的EVM定為<2%是合理的。

??? （3）鑒相頻率：因帶寬為 2.5MHz，所以鎖相環(huán)鑒相頻率亦設(shè)為2.5MHz。

　?。?）雜散相噪（Spur）：雜散相噪一般由鄰道功率抑制比即 ACPR（Adjacent Channel Power Ratio）決定。

　　ACPR，有時被稱為ACLR（Adjacent Channel Leakage Ratio）。其定義為發(fā)射功率與相鄰信道上的測得功率之比。一般主要由發(fā)射機（尤其PA）的非線性所至。但對于直接上變頻的調(diào)制方法來說，本振源在鄰道上的雜散（Spur）對該指標亦有一定的影響。

?　　為使得該頻率點上的Spur不影響整機的 ACPR（ACPR<-40dBc/±2.5MHz），設(shè)定該點上（±2.5MHz）的相噪相對幅度為-120dBc。

　　3 器件選取與參數(shù)確定

　　3.1 參考頻率源的選取

　　通過上述指標的確定，參數(shù)頻率源的頻率穩(wěn)定度應(yīng)為：±1.7ppm(包括溫度頻穩(wěn)定、供電電壓頻穩(wěn)定、負載牽引頻穩(wěn)定和年老化率累加)。為便于確定鎖相環(huán)路的分頻比，設(shè)定其工作頻率20MHz=8×2.5MHz（信道帶寬）。

　　3.2 鎖相環(huán)芯片的選取與參數(shù)設(shè)定

　　a.芯片選取

　　芯片選取方面決定選用美國國家半導(dǎo)體（National Semiconductor）鎖相環(huán)芯片。本設(shè)計在EVM調(diào)制精度方面要求嚴格，它與本振源相噪之間的關(guān)系為：

　?。?）式中，L（f）為相位噪聲密度。因此鎖相環(huán)的相位噪聲成為設(shè)計成功與否的關(guān)鍵。首先，對鎖相環(huán)路的種類進行選擇（見表1）。

表1 PLL IC種類與性能比較

　　由表1可以看出，單鎖相環(huán)整數(shù)分頻器應(yīng)為首選。

　　為達到相噪最小化的目的，在選用鎖相環(huán)IC時，筆者著重考察了1Hz歸一化鑒相器噪聲的指標。理論上，該參數(shù)是在鑒相頻率為1Hz時的鑒相器引起的相位噪聲。它是基于參考頻率源、分頻器和VCO對于帶內(nèi)噪聲的貢獻一般遠小于鑒相器噪聲的實際情況而設(shè)定的一個技術(shù)指標。

　　相位噪聲=(1Hz歸一化鑒相器噪聲)+10·log（比較頻率）+20·log（反饋支路分頻比 N）

　　在National Semiconductor所有的單環(huán)數(shù)分頻的鎖相環(huán)芯片中，LMX2347的1Hz歸一化鑒相器噪聲值最低，為-220dBc/Hz，而其他芯片一般在 -210dBc以上。計算機仿真結(jié)果表明，當1Hz一化鑒相器噪聲的值為-210dBc時，其相應(yīng) EVM值為2.9%，而在-220dBc時為1.06%（比較頻為2.5MHz時）。因此，選擇LMX2347成為必然。

　　b.分頻比的確定

　　由于本項目的信道寬度為2.5MHz，因此理想的比較頻率應(yīng)為2.5MHz。此時，分頻比N為1470/2.5=588，但 LMX2347僅能產(chǎn)生992到32767范圍內(nèi)的連續(xù)分頻比，因此，決定選擇比較頻率為1.25MHz。做出該選擇副作用是由于N值的增加，整體相噪會增加3dB。即使LMX2347的相噪特性下降3dB，其整體特性仍至少優(yōu)于其他芯片-210-（-220）-3dB=7dB。而且實際仿真表明，當比較頻率為1.25MHz時，EVM為1.66%，仍舊滿足設(shè)計要求。

　　3.3 VCO的選取與指標設(shè)定

　　相位噪聲是VCO 設(shè)計的關(guān)鍵指標。由公式（5）求得合理的VCO在10kHz上的相噪為-95dBc/Hz。

　　其中，k為相位噪聲譜中帶內(nèi)最低相噪密度，單位是dBc/Hz，p是帶內(nèi)峰值相噪。

　　為減小VCO輸入電容對環(huán)路濾波器的影響，規(guī)定其輸入電容應(yīng)小于10pF。

圖 3 PLL仿真結(jié)果

　　4 電路設(shè)計與仿真

　　為了方便電路的設(shè)計與調(diào)試，筆者編寫了一套ADSPLL仿真程序。該程序可以靈活地選擇濾波器階數(shù)，并可在每次參數(shù)變化后一性給出與該次變化相對應(yīng)的相噪、雜散、相位余量等參數(shù)，使設(shè)計者在器件值變化后可了解 PLL的整體特性。

　　仿真軟件以環(huán)路濾波器Z參數(shù)中的Z21代表環(huán)路增益，從而使得環(huán)路濾波器拓撲結(jié)構(gòu)可以隨便調(diào)整。另外，由于ADS 軟件自身的優(yōu)點，該仿真軟件可以對任何指標進行參數(shù)優(yōu)化，從而得出最優(yōu)的電路參量。在相位噪聲方面，該仿真程序考慮了1Hz鑒相器相噪、VCO相噪以及環(huán)路濾波器各電阻所引入的噪聲。總噪聲為各部分噪聲在PLL輸出端的疊加，如（6）式。

　　TotalNoise(f)=10log(10PLLNoise(f)/10+10CCONoise(f)/10+10R2-Nsise(f)/10+10R3_Noise(f)/10+10R4_Noise(f)/10+10TotolSpur(f)/10) (6)

???? 該程序給出了PLL電路的開環(huán)增益及相位變化。相位余量對應(yīng)于增益為0dB時的相位變化。考慮到本振源對ACPR參數(shù)的影響，在該仿真程序中加入比較頻率上的雜散噪聲。

　　PLL IC的雜散噪聲由漏電雜散噪聲（Leakage Spur）和脈沖雜散噪聲（Pulse Spur）構(gòu)成，其計算公式分別為：

　　LeakageSpur=BaseLeakageSpur+20log(LeakageCurrent/kφ)+SpurGain （7）

　　PulseSpur=BasePulseSpur+SpurGain+40log(Fcomp/1·Hz) （8）

?　　其中，BaskLeakageSpur為常量16dBc，LMX2347的BasePulseSpur為-322dBc，SpurGain為雜散頻點上的環(huán)路增益，Leakage為電荷泵在三態(tài)高阻上的漏電流，Kφ為鑒相增益，F(xiàn)spur為雜散頻點的頻率。

　　為增強對雜散噪聲抑制以提高鄰道抑制（ACPR）性能，并考慮到1.25MHz的比較頻率，本設(shè)計采用4階環(huán)路濾波器，在仿真過程中主要以雜散噪聲抑制為優(yōu)化目標，優(yōu)化仿真結(jié)果如圖3，其中標“□”的線為閉環(huán)增益與相位響應(yīng)，標“×”的線為開環(huán)響應(yīng)。“○”線為總相位噪聲。

　　（1）相位噪聲參數(shù)：根據(jù)仿真生的相噪密度，求得PLL電路產(chǎn)生的RMS Phase error="0".95°,EVM為1.66%<2%,滿足指標要求；

　?。?）定時間：664.5μs；

　　（3）穩(wěn)定性：相位余量32°；

　?。?）2.5MHz上相噪與雜散之和為-157.4，可見該本振源的雜散噪聲對2.5MHz上的ACPR影響極小。

　　以上方法可以廣泛應(yīng)用于各種寬帶CDMA（如WCDMA、CDMA2000等）通信電路的設(shè)計。