掌握多片FPGA的多路復用

多片FPGA之間的互連，經常提到多路復用的概念，也經常提到TDM的概念

2023-06-06 標簽：FPGA設計RTL多路復用器 896 0

一文掌握多片FPGA的多路復用

多片FPGA之間的互連，經常提到多路復用的概念，也經常提到TDM的概念，正確理解多路復用在多片FPGA原型驗證系統中的機理，尤其是時序機制，對于我們正確...

2023-06-06 標簽：fpga復用器多路復用 2.3k 0

中端設計在IC開發中的價值和思考

IC設計中通常基于設計時間線/業務線分為前端設計和后端實現，這個也是大家通常所能理解和接受的。

2023-06-06 標簽：IC設計RTLDFT 1.1k 0

分頻器之小數分頻設計

對于要求相位以及占空比嚴格的小數分頻，建議采用模擬電路實現。而使用數字電路實現只能保證盡量均勻，在長時間內進行分頻。

2023-06-05 標簽：模擬電路分頻器移位寄存器 2.6k 0

RTL設計指導原則之面積和速度互換

一般來說，面積是一個設計所消耗的目標器件的硬件資源數量或者ASIC芯片的面積。

2023-06-05 標簽：FPGA設計加法器RTL 2.8k 0

在RTL編碼中考慮延時、面積、功耗與布線的問題

看下面一段代碼，第四個else if 分支中的數據信號DATA_is_late_arriving延時比較高，要怎么處理，將電路的性能提高？

2023-06-05 標簽：RAM比較器加法器 2.3k 0

談談復位那些事

復位信號幾乎是除了時鐘信號外最常用的信號了，幾乎所有數字系統在上電的時候都會進行復位，這樣才能保持設計者確定該系統的系統模式的狀態，以便于更好的進行電子...

2023-06-02 標簽：反相器RTL觸發器 3.1k 0

Verilog編碼風格的建議

良好的編碼風格，有助于代碼的閱讀、調試和修改。雖然 Verilog 代碼可以在保證語法正確的前提下任意編寫，但是潦草的編碼風格往往是一錘子買賣。

2023-06-01 標簽：寄存器VerilogRTL 1.5k 0

Verilog狀態機的類型

有限狀態機（Finite-State Machine，FSM），簡稱狀態機，是表示有限個狀態以及在這些狀態之間的轉移和動作等行為的數學模型。

2023-06-01 標簽：VerilogRTL有限狀態機 2.9k 0

FPGA設計中經常犯的10個錯誤

本文列出了FPGA設計中常見的十個錯誤。我們收集了 FPGA 工程師在其設計中犯的 10 個最常見錯誤，并提供了解決方案的建議和替代方案。本文假定讀者已...

2023-05-31 標簽：fpgaFPGA設計RTL 1.7k 1

從SoC仿真驗證到FPGA原型驗證的時機

我們當然希望在項目中盡快準備好基于FPGA原型驗證的代碼，以便最大限度地為軟件團隊和RTL驗證人員帶來更客觀的收益。

2023-05-30 標簽：驅動器存儲器SoC芯片 1.4k 0

Verilog的設計方法介紹

Verilog 的設計多采用自上而下的設計方法（top-down）。即先定義頂層模塊功能，進而分析要構成頂層模塊的必要子模塊；

2023-05-29 標簽：fpga寄存器Verilog 2.2k 0

基于方法學flow來聊聊APR工具placement

眾所周知，在prePlace階段打完Power后，需要使用APR工具把網表中存在的例化完的instance來全 局放置在core內，這個布局階段（pla...

2023-05-29 標簽：寄存器RTLapr 3.5k 0

MIPI聲線測試套件

通常，驗證IP和設計集成需要深入了解協議和方法。這需要投入大量時間來建立內部專業知識。為了加快這一過程，Synopsys 的 Soundwire VIP...

2023-05-26 標簽：VerilogRTL源代碼 1.6k 0

FPGA原型平臺門控時鐘自動轉換

現代FPGA綜合工具會自動執行門控時鐘轉換，而無需更改RTL代碼中的設計，然而，我們可能需要適當地手動指導綜合工具執行門控時鐘變換。

2023-05-23 標簽：時鐘緩沖器SoC設計RTL 2.9k 0

一文帶你了解Python的使用

各位ICer對面向對象的語言Python想必并不陌生，作為繼Perl之后最知名，且一直持續保持著版本 更新的腳本語言

2023-05-23 標簽：TCLRTLURL 1.7k 0

SoC設計的IO PAD怎么移植到FPGA原型驗證

FPGA原型驗證系統要盡可能多的復用SoC相關的模塊，這樣才是復刻SoC原型的意義所在。

2023-05-23 標簽：時鐘緩沖器分頻器RTL 1.2k 0

處理FPGA原型設計需要多長時間？

FPGA設計的五個主要任務：邏輯綜合、門級映射、整體功能邏輯布局、邏輯資源互連布線

2023-05-23 標簽：FPGA設計EDA工具RTL 1.1k 0

ASIC物理設計流程概述

Physical design是將電路描述（circuit description）轉化成物理版圖（physical layout）的過程。

2023-05-23 標簽：RTLSTDASIC技術 2.1k 0