完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > hdl
文章:188個 瀏覽:48986次 帖子:127個
System Generator實現(xiàn)串口通信(一行HDL代碼都不用寫)
一直都在System Generator下做圖像處理相關(guān)的算法,感覺SysGen挺強(qiáng)大的,前幾天突發(fā)奇想,能否直接用SysGen實現(xiàn)數(shù)據(jù)的通信呢,畢竟一...
2017-02-10 標(biāo)簽:HDL串口通信System Generator 3.4k 0
Vivado綜合根據(jù)HDL代碼的編寫方式推斷出四種類型的寄存器原語
根據(jù)摩爾定律的發(fā)展,晶體管的Poly的最小柵極長度已經(jīng)到達(dá)了1nm甚至更小,集成電路的規(guī)模越 來越大,集成度越來越高。
EDA(Electronic Design Automation,電子設(shè)計自動化)綜合是指在集成電路設(shè)計過程中將高級描述語言(HDL)代碼轉(zhuǎn)換為邏輯網(wǎng)...
Verilog HDL的歷史 FPGA硬件描述語言設(shè)計流程
硬件描述語言(HDL)是一種用形式化方法來描述數(shù)字電路和系統(tǒng)的語言。數(shù)字電路系統(tǒng)的設(shè)計者利用這種語言可以從上層到下層(從抽象到具體)逐層描述自己的設(shè)計思...
在SOC參數(shù)化設(shè)計中利用鄰域搜索算法進(jìn)行功耗和自動參數(shù)優(yōu)化
片上系統(tǒng)( system on chip ,SOC) 已經(jīng)成為21世紀(jì)全球矚目的關(guān)鍵核心技術(shù)。 SOC 具有垂直整合的特性,并注重創(chuàng)新和創(chuàng)意,產(chǎn)品非常個...
對于VerilogHDL語言中,經(jīng)常在always模塊中,面臨兩種賦值方式:阻塞賦值和非阻塞賦值。對于初學(xué)者,往往非常迷惑這兩種賦值方式的用法,本章節(jié)主...
專用集成電路設(shè)計流程是什么 專用集成電路的特點有哪些
專用集成電路設(shè)計流程是指通過設(shè)計和制造一種特定功能的芯片,以滿足特定應(yīng)用場景的要求。專用集成電路(Application Specific Integr...
FPGA基礎(chǔ)知識及設(shè)計和執(zhí)行FPGA應(yīng)用所需的工具
本文將首先介紹FPGA的基礎(chǔ)知識,包括FPGA的工作原理以及為什么要使用FPGA等,然后討論設(shè)計和執(zhí)行FPGA應(yīng)用所需的工具。
2024-11-11 標(biāo)簽:FPGAHDL現(xiàn)場可編程門陣列 2.8k 0
怎么使用DMA在FPGA中的HDL和嵌入式C之間傳輸數(shù)據(jù)?
鑒于機(jī)器學(xué)習(xí)和人工智能等應(yīng)用的 FPGA 設(shè)計中硬件加速的興起,現(xiàn)在是剝開幾層“云霧”并討論 HDL 之間來回傳遞數(shù)據(jù)(主要指FPGA 的可編程邏輯 (...
設(shè)計一款芯片,明確需求(功能和性能)之后,先由架構(gòu)工程師設(shè)計架構(gòu),得出芯片設(shè)計方案,前端設(shè)計工程師形成RTL代碼,驗證工程師進(jìn)行代碼驗證,再通過后端設(shè)計...
FPGA有哪些優(yōu)質(zhì)的帶源碼的IP開源網(wǎng)站?
Opencores是一個開源的數(shù)字電路設(shè)計社區(qū),它提供了免費(fèi)的開源IP(知識產(chǎn)權(quán))核心,讓工程師和愛好者們可以使用這些IP核心來構(gòu)建自己的數(shù)字電路設(shè)計。...
對于前端設(shè)計人員,經(jīng)常會需要一個MUX來對工作模式,數(shù)據(jù)路徑進(jìn)行明確(explicit)的聲明,這個對于中后端工程師下約束也很重要。這里介紹一種巧用的R...
如何利用ZedBoard+AD9361的硬件板卡套裝產(chǎn)生點頻信號呢
之前我們基于matlab板級支持包在matlab的控制下,利用ZedBoard+AD9361的硬件板卡套裝產(chǎn)生了點頻信號。
Testbench編寫指南(2)讀取txt文件數(shù)據(jù)
用“數(shù)組”來表述Verilog HDL中的定義并不準(zhǔn)確,但對大多數(shù)人來說應(yīng)該更好理解。
FPGA(現(xiàn)場可編程門陣列)的編程涉及到三種主要的硬件描述語言(HDL):VHDL(VHSIC Hardware Description Languag...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |