完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:12944個(gè) 瀏覽:636614次 帖子:8005個(gè)
基于FPGA的 I2C 接口的芯片通信設(shè)計(jì)
I2C 協(xié)議提供了 3 種速度模式:正常速度模式 100kbit/s、快速模式 400kbit/s、高速模式3.5Mbit/s。SCL 輸出的時(shí)鐘信號(hào)頻...
2023-07-25 標(biāo)簽:fpga寄存器時(shí)鐘信號(hào) 1.2k 0
FPGA學(xué)習(xí)之vivado邏輯分析儀的使用
其中待測(cè)設(shè)計(jì)就是我們整個(gè)的邏輯設(shè)計(jì)模塊,在線邏輯分析儀也同樣是在FPGA設(shè)計(jì)中。通過(guò)一個(gè)或多個(gè)探針來(lái)采集希望觀察的信號(hào)。然后通過(guò)JTAG接口,將捕獲到的...
2023-07-25 標(biāo)簽:fpga邏輯分析儀邏輯設(shè)計(jì) 1.8k 0
fpga用什么語(yǔ)言編程 fpga和嵌入式的區(qū)別
FPGA(Field-Programmable Gate Array)可以使用多種編程語(yǔ)言進(jìn)行編程,具體選擇的編程語(yǔ)言取決于開(kāi)發(fā)人員的偏好、設(shè)計(jì)需求和...
2023-07-24 標(biāo)簽:fpga嵌入式嵌入式系統(tǒng) 6.6k 0
“全局時(shí)鐘和第二全局時(shí)鐘資源”是FPGA同步設(shè)計(jì)的一個(gè)重要概念。合理利用該資源可以改善設(shè)計(jì)的綜合和實(shí)現(xiàn)效果;如果使用不當(dāng),不但會(huì)影響設(shè)計(jì)的工作頻率和穩(wěn)定...
可綜合的語(yǔ)法是指硬件能夠?qū)崿F(xiàn)的一些語(yǔ)法,這些語(yǔ)法能夠被EDA工具支持,能夠通過(guò)編譯最終生成用于燒錄到FPGA器件中的配置數(shù)據(jù)流。
基于FPGA的4x4矩陣鍵盤(pán)驅(qū)動(dòng)設(shè)計(jì)
本次設(shè)計(jì)采用FPGA驅(qū)動(dòng)4x4矩陣鍵盤(pán),這個(gè)原理其實(shí)很簡(jiǎn)單,但是我在做的時(shí)候曾經(jīng)理解錯(cuò)了一個(gè)地方,導(dǎo)致走了一天的彎路,因?yàn)楦杏X(jué)比較有意思,所以想在這分享一下。
AMD Versal系列FPGA NoC網(wǎng)絡(luò)技術(shù)案例分享
平均通信效率低:SoC中采用基于獨(dú)占機(jī)制的總線架構(gòu),其各個(gè)功能模塊只有在獲得總線控制權(quán)后才能和系統(tǒng)中其他模塊進(jìn)行通信;從整體來(lái)看,一個(gè)模塊取得總線仲裁權(quán)...
設(shè)計(jì)師能夠充分利用英特爾 FPGA 的 DSP 性能、帶寬和其他功能特性來(lái)實(shí)現(xiàn)片上系統(tǒng)設(shè)計(jì),消除單獨(dú)使用組件來(lái)執(zhí)行語(yǔ)音處理任務(wù)的需求,進(jìn)而減少成本,特別...
電子控制模塊的應(yīng)用領(lǐng)域和發(fā)展趨勢(shì)
電子控制模塊細(xì)分行業(yè)在國(guó)內(nèi)發(fā)展歷程相對(duì)較短,自2006年三峽大壩首次應(yīng)用電子雷管爆破后,國(guó)內(nèi)企業(yè)著手研發(fā)和推廣電子控制模塊,至2018年國(guó)家大力推廣電子...
什么是形式驗(yàn)證(Formal驗(yàn)證)?Formal是怎么實(shí)現(xiàn)的呢?
相信很多人已經(jīng)接觸過(guò)驗(yàn)證。如我以前有篇文章所寫(xiě)驗(yàn)證分為IP驗(yàn)證,F(xiàn)PGA驗(yàn)證,SOC驗(yàn)證和CPU驗(yàn)證,這其中大部分是采用動(dòng)態(tài)仿真(dynamic sim...
FPGA零基礎(chǔ)學(xué)習(xí)之UART驅(qū)動(dòng)教程
FIFO的英文全稱(chēng)叫做First in First out,即先進(jìn)先出。這也就決定了這個(gè)IP核的特殊性,先寫(xiě)進(jìn)去的數(shù)據(jù)優(yōu)先被讀出,所以,F(xiàn)IFO是不需要...
什么是ASIC設(shè)計(jì)?使用HDL和SystemC代碼生成進(jìn)行ASIC設(shè)計(jì)
ASIC 設(shè)計(jì)是開(kāi)發(fā)復(fù)雜電子系統(tǒng)的過(guò)程。該系統(tǒng)可制造成特殊用途的半導(dǎo)體設(shè)備,通常用于大批量應(yīng)用或具有嚴(yán)格的功耗、性能和尺寸限制的應(yīng)用。ASIC 系統(tǒng)設(shè)計(jì)...
異步復(fù)位同步釋放有多個(gè)時(shí)鐘域時(shí)如何處理 異步復(fù)位同步釋放的策略
對(duì)于從FPGA外部進(jìn)來(lái)的信號(hào),我們通常采用“異步復(fù)位同步釋放的策略”,具體電路如下圖所示。
fpga驗(yàn)證及其在soc驗(yàn)證中的作用有哪些
前? 言 芯片的功能安全曾是非常小眾的領(lǐng)域,只有少數(shù)汽車(chē)、工業(yè)、航空航天和其他類(lèi)似市場(chǎng)的芯片與系統(tǒng)開(kāi)發(fā)商關(guān)注。然而,隨著汽車(chē)行業(yè)過(guò)去幾年各類(lèi)應(yīng)用的興起,...
常見(jiàn)的FPGA核心電路可以歸納為五個(gè)部分:電源電路、時(shí)鐘電路、復(fù)位電路、配置電路和外設(shè)電路。下面將對(duì)各部分電路進(jìn)行介紹。
在從事FPGA這個(gè)行業(yè)之后,在公司做的基本上都是一些“高端”的項(xiàng)目,像這種游戲樣的“玩具”,基本上沒(méi)有哪個(gè)公司會(huì)拿FPGA去做,殺雞焉用牛刀,畢竟用個(gè)低...
在Vivado中利用Report QoR Suggestions提升QoR
Report QoR Suggestions (RQS) 可識(shí)別設(shè)計(jì)問(wèn)題,并提供工具開(kāi)關(guān)和可影響工具行為的設(shè)計(jì)單元屬性的解決方案,即便在無(wú)法自動(dòng)執(zhí)行解決...
2023-07-19 標(biāo)簽:fpgaFPGA設(shè)計(jì)REPORT 2.4k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |