完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12943個(gè) 瀏覽:636583次 帖子:8005個(gè)
為什么以及如何將 Efinix FPGA 用于 AI/ML 成像第 2 部分:圖像采集和處理
作者:Adam Taylor 編者按:全新的 FPGA 架構(gòu)方法帶來(lái)了更精細(xì)的控制和更大的靈活性,以滿足機(jī)器學(xué)習(xí) (ML) 和人工智能 (AI) 的需求...
為什么以及如何將 Efinix FPGA 用于 AI/ML 成像 — 第 1 部分:入門指南
作者:Adam Taylor 編者按:全新的 FPGA 架構(gòu)方法帶來(lái)了更精細(xì)的控制和更大的靈活性,以滿足機(jī)器學(xué)習(xí) (ML) 和人工智能 (AI) 的需求...
2023-10-03 標(biāo)簽:fpgaAI開(kāi)發(fā)板 1.9k 0
影響編譯時(shí)間的因素有很多,包括工具流程、工具設(shè)置選項(xiàng)、RTL 設(shè)計(jì)、約束編輯、目標(biāo)器件以及設(shè)計(jì)實(shí)現(xiàn)期間各工具所面臨的任何關(guān)鍵問(wèn)題。除此之外,所使用的機(jī)器...
FPGA實(shí)現(xiàn)Cordic算法求解arctanθ
由于在項(xiàng)目中需要使用的MPU6050,進(jìn)行姿態(tài)解算,計(jì)算中設(shè)計(jì)到arctan 和 sqr(x*2 + y * 2),這兩部分的計(jì)算,在了解了一番之后,發(fā)...
什么是CXL技術(shù)?CXL的三種模式、類型、應(yīng)用
更快的數(shù)據(jù)傳輸速度:CXL技術(shù)可以實(shí)現(xiàn)高達(dá)25GB/s的數(shù)據(jù)傳輸速度,比目前常用的PCIe 4.0技術(shù)還要快。這意味著在數(shù)據(jù)中心等高性能應(yīng)用場(chǎng)景下,可以...
如何脫離Vivado建立單獨(dú)仿真環(huán)境軟件呢?
FPGA項(xiàng)目開(kāi)發(fā)的過(guò)程中,需要完成設(shè)計(jì)代碼開(kāi)發(fā)、驗(yàn)證環(huán)境搭建、仿真分析、板級(jí)驗(yàn)證等操作,在這個(gè)過(guò)程中,許多操作雖然必不可少但是步驟是重復(fù)的。
2023-09-27 標(biāo)簽:fpgaFPGA設(shè)計(jì)仿真 2.5k 0
為汽車接口、安全和計(jì)算密集型負(fù)載選擇和使用 FPGA
作者:Clive “Max” Maxfield 從傳統(tǒng)上來(lái)講,汽車中的計(jì)算任務(wù)是由微控制器單元 (MCU) 和應(yīng)用處理器 (AP) 完成的。一輛普通的中...
FPGA是一種半定制芯片,對(duì)芯片硬件層可以靈活編譯。但是缺點(diǎn)也比較明顯,當(dāng)處理的任務(wù)重復(fù)性不強(qiáng)、邏輯較為復(fù)雜時(shí),F(xiàn)PGA效率就會(huì)比較差。
2023-09-26 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)NVIDIA 7.2k 0
在FPGA邏輯電路設(shè)計(jì)中,F(xiàn)PGA設(shè)計(jì)能達(dá)到的最高性能往往由以下因素決定。
2023-09-26 標(biāo)簽:fpga邏輯電路FPGA設(shè)計(jì) 3.3k 0
在項(xiàng)目初期,在使用FPGA工具quartus或者vivado生成版本燒入開(kāi)發(fā)板進(jìn)行調(diào)試時(shí)(DC開(kāi)啟優(yōu)化選項(xiàng)后同樣會(huì)優(yōu)化掉寄存器),我們有時(shí)會(huì)發(fā)現(xiàn)部分寄存...
利用 FPGA 快速路徑構(gòu)建高性能、高能效邊緣 AI 應(yīng)用
作者:Stephen Evanczuk 對(duì)于希望在邊緣的推理處理器上實(shí)施人工智能 (AI)算法的設(shè)計(jì)人員來(lái)說(shuō),他們正不斷面臨著降低功耗并縮短開(kāi)發(fā)時(shí)間的壓...
2023-10-03 標(biāo)簽:fpga嵌入式物聯(lián)網(wǎng) 2.4k 0
協(xié)處理器架構(gòu):一種用于快速原型開(kāi)發(fā)的嵌入式系統(tǒng)架構(gòu)
作者:Noah Madinger, Colorado Electronic Product Design (CEPD) 編者按——盡管協(xié)處理器架構(gòu)因其數(shù)...
前段時(shí)間寫了幾行代碼,其中有一部分是關(guān)于串口接收的,仿真調(diào)試是沒(méi)有問(wèn)題的,但是下載之后就出問(wèn)題了,不過(guò)問(wèn)題并沒(méi)有出現(xiàn)在代碼上,而是在上位機(jī)發(fā)送的數(shù)據(jù)上,...
基于FPGA的原型設(shè)計(jì)對(duì)系統(tǒng)級(jí)驗(yàn)證的適用性
驗(yàn)證SoC困難的部分原因是它的狀態(tài)依賴于許多變量,包括它以前的狀態(tài)、輸入序列和SoC輸出的更廣泛的系統(tǒng)效應(yīng)(和可能的反饋)。 以實(shí)時(shí)連接到系統(tǒng)其他部分...
利用 SoM 實(shí)現(xiàn)嵌入式微處理器/FPGA 組合設(shè)計(jì)和項(xiàng)目的快速運(yùn)行
作者:Jacob Beningo 很多嵌入式設(shè)計(jì)使用基于微處理器和微控制器的單板計(jì)算機(jī) (SBC) 和模塊化系統(tǒng) (SoM)(例如,請(qǐng)參閱“使用 Ras...
FPGA相比MCU而言,在數(shù)據(jù)位操作上有很明顯的優(yōu)勢(shì)。FPGA支持任意位拼接以及數(shù)據(jù)截取操作。本篇主要是總結(jié)和分享一些對(duì)數(shù)據(jù)位操作的實(shí)用語(yǔ)法技巧。內(nèi)容不...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |