完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12939個 瀏覽:636421次 帖子:8005個
工程師須知:FPGA 的演進(jìn)、優(yōu)勢、設(shè)計、改進(jìn)
1989年我第一次接觸到電路板的時候,上面密布著一系列的TTL、CMOS芯片,一顆14~20只管腳的芯片中一般只有4-6個簡單的“門”,十幾個芯片的大板...
2015-07-31 標(biāo)簽:FPGA數(shù)字信號處理 1.2k 0
在FPGA上優(yōu)化實現(xiàn)復(fù)數(shù)浮點計算
性能浮點處理一直與高性能CPU相關(guān)聯(lián)。在過去幾年中,GPU也成為功能強(qiáng)大的浮點處理平臺,超越了圖形,稱為GP-GPU(通用圖形處理單元)。
詳析單片機(jī)、ARM、FPGA嵌入式的特點及區(qū)別
本文詳細(xì)解析單片機(jī)、ARM、FPGA嵌入式的特點及區(qū)別。
本文通過對多種壓縮算法作進(jìn)一步研究對比后發(fā)現(xiàn),LZO壓縮算法是一種被稱為實時無損壓縮的算法,LZO壓縮算法在保證實時壓縮速率的優(yōu)點的同時提供適中的壓縮率。
基于DSP和FPGA的紅外信息數(shù)據(jù)處理系統(tǒng)
新一代紅外成像導(dǎo)引系統(tǒng)須具備高精度、處理速度快、實時性強(qiáng)且反應(yīng)時間短等特點,這便要求圖像處理計算機(jī)能滿足圖像處理中大數(shù)據(jù)量、復(fù)雜運(yùn)算、實時性強(qiáng)、高傳輸率...
基于多傳感器的經(jīng)典應(yīng)用方案設(shè)計
所謂多傳感器信息融合(Multi-sensor Information Fusion,MSIF),就是利用計算機(jī)技術(shù)將來自多傳感器或多源的信息和數(shù)據(jù),...
基于FPGA 的嵌入式圖像檢測系統(tǒng)因其快速的處理能力和靈活的編程設(shè)計使得它在工業(yè)現(xiàn)場的應(yīng)用非常廣泛,通常這些系統(tǒng)都是通過采集圖像數(shù)據(jù)流并對它實時處理得到...
基于FPGA的系統(tǒng)促進(jìn)提高電機(jī)控制性能
電機(jī)在各種工業(yè)、汽車和商業(yè)領(lǐng)域應(yīng)用廣泛。電機(jī)由驅(qū)動器控制,驅(qū)動器通過改變輸入功率來控制其轉(zhuǎn)矩、速度和位置。高性能電機(jī)驅(qū)動器可以提高效率,實現(xiàn)更快速、更精...
避免克隆!FPGA器件極大滿足物聯(lián)網(wǎng)安全需求
在現(xiàn)今日益趨向超連接的世界(hyper-connected world)中,如何保護(hù)新的設(shè)計避免被克隆、反向工程和/或篡改是一項重大挑戰(zhàn)。FPGA器件...
2015-07-06 標(biāo)簽:FPGA物聯(lián)網(wǎng)智能硬件 1.7k 1
基于FPGA與PCI總線的并行計算平臺設(shè)計實現(xiàn)
當(dāng)前對于各種加密算法。除了有針對性的破解算法,最基本的思想就是窮舉密鑰進(jìn)行匹配,通常稱為暴力破解算法。由于暴力破解算法包含密鑰個數(shù)較多,遍歷的時間超...
工程師分享:基于FPGA的GPU原型優(yōu)化設(shè)計
Synopsys所做的第一步是啟動一個概念驗證項目。這個項目為Imagination的PowerVR Series6 GPU展示了基于FPGA的原型設(shè)計。
用FPGA器件提升物聯(lián)網(wǎng)和其它聯(lián)網(wǎng)設(shè)計的安全性
在現(xiàn)今日益趨向超連接的世界(hyper-connected world)中,如何保護(hù)新的設(shè)計避免被克隆、反向工程和/或篡改是一項重大挑戰(zhàn)。FPGA器件通...
2015-06-15 標(biāo)簽:FPGA物聯(lián)網(wǎng)美高森美 1.4k 0
基于FPGA的步進(jìn)電機(jī)控制系統(tǒng)的設(shè)計方案
步進(jìn)電機(jī)是將電脈沖信號轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開環(huán)控制電機(jī),輸入脈沖總數(shù)控制步進(jìn)電機(jī)的總旋轉(zhuǎn)角度,電機(jī)的速度由每秒輸入脈沖數(shù)目所決定,因此易實現(xiàn)機(jī)械位置...
2015-06-11 標(biāo)簽:FPGA控制系統(tǒng)步進(jìn)電機(jī) 7.9k 0
基于千兆網(wǎng)的FPGA多通道數(shù)據(jù)采集系統(tǒng)設(shè)計
現(xiàn)如今,各大FPGA生產(chǎn)廠商為方便用戶的設(shè)計和使用,提供了較多的、可利用的IP核資源,極大地減少了產(chǎn)品的開發(fā)周期和開發(fā)難度,從而使用戶得以更專注地構(gòu)思各...
DDS同DSP(數(shù)字信號處理)一樣,是一項關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器(DirectDigitalSynthesizer)的英文縮寫。...
最近學(xué)習(xí)了ARM+FPGA的設(shè)計架構(gòu),ARM和FPGA結(jié)構(gòu)的通信大致可以分為兩種。
FPGA數(shù)據(jù)采集電子電路設(shè)計攻略 —電路圖天天讀(163)
提出一種基于FPGA技術(shù)的多路數(shù)字量采集模塊,利用FPGA的I/O端口數(shù)多且可編程設(shè)置的特點,配以VHDL編寫的 FPGA內(nèi)部邏輯,實現(xiàn)采集多路數(shù)字量信號。
FPGA開發(fā)外設(shè)子板模塊電路設(shè)計詳解 —電路圖天天讀(161)
FPGA以并行運(yùn)算為主,以硬件描述語言來實現(xiàn),相比于PC或單片機(jī)(無論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu))的順序操作有很大區(qū)別,也造成了FPGA開發(fā)入門較難。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |