完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > clk
文章:119個 瀏覽:18041次 帖子:123個
ADC主要的測試指標分為靜態(tài)指標和動態(tài)指標兩類:靜態(tài)指標,包括INL、DNL;動態(tài)指標,主要是基于SFDR,在此基礎(chǔ)之上計算的ENOB(有效位數(shù))。
晶體管level shifter是怎么實現(xiàn)電平轉(zhuǎn)換功能的?
這一篇,總結(jié)一下level shifter的晶體管級工作原理,就從最傳統(tǒng)的結(jié)構(gòu)講起,詳細分析這個level shifter是怎么實現(xiàn)電平轉(zhuǎn)換功能的。
2023-11-03 標簽:MOS管電平轉(zhuǎn)換器晶體管 9.7k 0
FPGA設(shè)計之Verilog中clk為什么要用posedge而不用negedge?
Verilog是一種硬件描述語言,用于描述數(shù)字電路的行為和特性。在Verilog中,時鐘信號(clk)和線路是非常重要的,它用于同步電路中的各個模塊,確...
if((!empty && re)&&(!full && we))// 同時讀寫,計數(shù)不變;
有限狀態(tài)機分割設(shè)計,其實質(zhì)就是一個狀態(tài)機分割成多個狀態(tài)機
2023-10-09 標簽:有限狀態(tài)機狀態(tài)機fsm 1.2k 0
模塊化設(shè)計是FPGA設(shè)計中一個很重要的技巧,它能夠使一個大型設(shè)計的分工協(xié)作、仿真測試更加容易,代碼維護或升級也更加便利。
2023-10-07 標簽:FPGA設(shè)計CLK 2.6k 0
AD數(shù)據(jù)轉(zhuǎn)換-SAR ADC介紹
基本SAR(Successive Approxmation Register)ADC結(jié)構(gòu)中包括采樣保持S&H電路、比較器、DAC、SAR邏輯四個單元。
在ASIC設(shè)計中,項目會期望設(shè)計將代碼寫成clk-gating風(fēng)格,以便于DC綜合時將寄存器綜合成clk-gating結(jié)構(gòu),其目的是為了降低翻轉(zhuǎn)功耗。
2023-09-04 標簽:寄存器IC設(shè)計ASIC設(shè)計 3.4k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |