當前，工程師要在更少的芯片上集成越來越多的系統功能，會面臨一系列全新的集成和實現設計生產力瓶頸，這是必須要解決的問題：

　　集成瓶頸

　　-- 集成C 語言算法和RTL 級IP

　　-- 混合DSP、嵌入式、連接功能、邏輯領域

　　-- 模塊和“系統”驗證

　　-- 設計和IP 重用

　　實現瓶頸

　　-- 層次化芯片布局規劃與分區

　　-- 多領域和多晶片物理優化

　　-- 多變量“設計”和“時序”收斂的沖突

　　-- 設計后期發生的ECO及變更引起的連鎖反應

　　Vivado 設計套件包括高度集成的設計環境和新一代從系統到 IC 級的工具，這些均建立在共享的可擴展數據模型和通用調試環境基礎上。這也是一個基于 AMBA AXI4 互聯規范、IP-XACT IP 封裝元數據、工具命令語言 （TCL）、Synopsys 系統約束 （SDC） 以及其它有助于根據客戶需求量身定制設計流程并符合業界標準的開放式環境。賽靈思構建的的 Vivado 工具將各類可編程技術結合在一起，能夠可擴展實現多達 1 億個等效 ASIC 門的設計。

　　專注于集成的組件——為了解決集成的瓶頸問題，Vivado 設計套件采用了用于快速綜合和驗證 C 語言算法 IP 的 ESL 設計，實現重用的標準算法和 RTL IP 封裝技術，標準 IP 封裝和各類系統構建模塊的系統集成，模塊和系統驗證的仿真速度提高了3 倍，與此同時，硬件協仿真將性能提升了100倍。

　　專注于實現的組件——為了解決實現的瓶頸，Vivado工具采用層次化器件編輯器和布局規劃器、速度提升 了3 至 15 倍，且為 SystemVerilog 提供了業界最好支持的邏輯綜合工具、速度提升 4 倍且確定性更高的布局布線引擎，以及通過分析技術可最小化時序、線長、路由擁堵等多個變量的“成本”函數。此外，增量式流程能讓工程變更通知單 （ECO） 的任何修改只需對設計的一小部分進行重新實現就能快速處理，同時確保性能不受影響。最后，Vivado 工具通過利用最新共享的可擴展數據模型，能夠估算設計流程各個階段的功耗、時序和占用面積，從而達到預先分析，進而優化自動化時鐘門等集成功能。

　　湯立人預計，一旦客戶啟用 Vivado 設計套件，就會立即體會到其相對于 ISE 的優勢。