電子發燒友網核心提示:獲獎的Nios? II 嵌入式處理器C語言至硬件（C2H）加速編譯器將對時間要求較高的ANSI C函數轉換為FPGA中的硬件加速器，從而提高了性能。

　　特性：

　　(1)ANSI/ISO C 代碼按鍵式加速

　　(2)和軟件設計流程的緊密集成

　　(3)硬件加速器和 CPU 存儲器映射的直接連接

　　(4)無縫支持指針和數組

　　(5)高效的存儲器處理延遲預知調度和流水線

　　通過增加硬件來降低功耗

　　系統設計經驗一直是認為增加硬件會提高功耗。但是，仔細的使用硬件加速器打破了這一經驗：增加硬件會降低功耗。通過分析算法，在可編程邏輯中實現合適的加速器，您不但提升了嵌入式計算系統的設計性能，而且同時降低了功耗。

　　考慮這樣一個實例，嵌入式設計人員希望處理器以80 MHz執行程序，將大計算量的算法卸載到時鐘頻率較低的硬件中。如表1所示，在實際測試中，嵌入式處理器以80 MHz運行應用程序代碼，5個硬件加速器以1 MHz運行，系統性能提高了6倍，同時系統功耗降低了55％。

　　大幅度提高嵌入式軟件的性能

　　對于需要提高嵌入式應用軟件性能的軟件工程師而言，硬件加速是最重要的一種工具。硬件加速器能夠充分發揮FPGA并行處理結構的優勢，與通用CPU相比，每個時鐘周期完成更多的計算，性能提高了幾個數量級。請參考表2，了解幾種常用嵌入式算法的性能和面積結果。

　　表 1 注釋：系統資源提高考慮了片內資源的邏輯單元等價成本，例如乘法器和存儲器，顯示了加入加速器和緩沖之后增加的成本。這些數據表明， Nios II C2H 編譯器能夠以最小的成本和資源占用大大提升系統性能。

　　熟悉的軟件設計流程

　　到目前為止，還一直由手動完成將軟件卸載給硬件加速器，只有那些擁有工具、經驗和時間的開發人員才能利用這一技術建立、測試寄存器傳送級 （RTL） 模塊，并集成到處理器系統中。而 Nios II C2H 編譯器自動建立并集成硬件加速器，開發時間由幾星期縮短到幾分鐘。

　　如果您以前曾經使用過基于 Eclipse 的 Nios II 集成開發環境 （IDE） ，那么采用 Nios II C2H 進行設計將非常簡單。您所需要做的工作是：

　　分析軟件代碼，確定出現性能瓶頸的函數。

　　在 Nios II IDE 中高亮顯示所需的函數，右鍵單擊加速。

　　查看詳細的 C2H 編譯器報告文件，確定簡單的 C 代碼優化。

　　進行優化和迭代，直到達到所需的性能。

　　迅速達到您應用軟件的性能要求，提前發售產品。

　　Nios II C2H 編譯器使您能夠快速高效的在設計空間中優化您的應用軟件算法，僅針對軟件實現來提升性能。您需要做的只是右鍵單擊進行加速。

　　訂購信息

　　您現在就可以訂購 Nios II C2H 編譯器。請參考表 2 的價格和訂購信息。可以下載并免費評估Nios II 嵌入式設計套裝（EDS）。 請聯系您當地的 Altera 銷售代表，了解詳細信息。