摘 要：本文介紹一種利用 EDA 技術 和 VHDL 語言 ，在 MAX+PLUSⅡ環境下，設計了一種新型的智能密碼鎖。它體積小、功耗低、價格便宜、安全可靠，維護和升級都十分方便，具有較好的應用前景。

　　隨著社會物質財富的日益增長，安全防盜已成為全社會問題。人們對鎖的要求越來越高，既要安全可靠地防盜，又要使用方便。彈子鎖由于結構上的局限已難以滿足當前社會管理和防盜要求，特別是在人員經常變動的公共場所，如辦公室、賓館等地方。電子密碼鎖由于其自身的優勢，越來越受到人們的青睞 ，但是目前使用的電子密碼鎖大部分是基于單片機用分離元件實現的，其成本較高且可靠性得不保證。本文采用先進的 EDA 技術，利用 MAX +PLUXⅡ工作平臺和 VHDL 語言，設計了一種新型的智能密碼鎖。該密碼鎖具有密碼預置和誤碼報警等功能，用一片 FPGA 芯片實現，從而大大簡化了系統結構，降低了成本，提高了系統的保密性和可靠性。采用這種器件開發的數字系統，其升級與改進極其方便。

　　1、 智能密碼鎖的設計要求

　　該密碼鎖的密碼由六位十進制數字組成，初始設定“000000” 。可由用戶任意設置密碼，密碼輸入正確時開鎖，連續三次輸入錯誤密碼時系統報警。

　　2、 智能密碼鎖的總體結構

　　智能密碼鎖的系統結構框圖由圖1所示，它分成兩大部分：控制器和處理器。整個系統的輸入信號只有一個時鐘脈沖CP ，輸出信號有鎖開信號OPEN 和報警信號ALERT。控制器中的所有按鍵按下時均為低電平，即低電平有效。 RESET 為 “密碼設定” 信號，CLR 為 “清零” 信號，OK 為“確定”信號， TRY 為“開鎖”信號，CNT 表示上一位密碼正確時，控制器給出的可進行下一位二進制密碼比較的信號，OPEN 為控制器給出的鎖開信號， ERROR 為控制器給出的密碼錯誤信號。處理器中有三個計數器，計數器C1用來記錄輸入的二進制密碼比較到了第幾位，計數器C2 用來記錄輸入的密碼有幾次錯誤，計數器C3 用來記錄鍵入的是第幾位十進制密碼。密碼鎖可通過鍵盤設置6位十位進制數密碼，按“確定”按鍵OK= 1 后，通過BCD 編碼器變成24位二進制數存入寄存器1 ；詳情：基于VHDL語言的智能密碼鎖設計