過去十幾年，通信與多媒體技術(shù)的快速發(fā)展極大地?cái)U(kuò)展了數(shù)字信號(hào)處理（DSP）的應(yīng)用范圍。眼下正在發(fā)生的是，以更高的速度和更低的成本實(shí)現(xiàn)越來越復(fù)雜的算法，這是針對(duì)高級(jí)信息服更高帶寬以及增強(qiáng)的多媒體處理能力等需求的日益增加的結(jié)果。一些高性能應(yīng)用正在不斷發(fā)展，其中包括高級(jí)有線和無線音頻、數(shù)據(jù)和視頻處理。

通信和多媒體應(yīng)用的發(fā)展，如互聯(lián)網(wǎng)通信、安全無線通信以及消費(fèi)娛樂設(shè)備，都在驅(qū)動(dòng)著對(duì)能夠有效實(shí)現(xiàn)復(fù)數(shù)運(yùn)算和信號(hào)處理算法的高性能設(shè)備的需求。

這些應(yīng)用中需要一些典型的DSP算法包括快速傅里葉變換（FFT）、離散余弦變換（DCT）、小波變換、數(shù)字濾波器（有限脈沖響應(yīng)（FIR）、無限脈沖響應(yīng)（IIR）和自適應(yīng)濾波器）以及數(shù)字上下變頻器。這些算法中，每一種都有一些結(jié)構(gòu)性的元件可以用并行方法實(shí)現(xiàn)。而FPGA體系結(jié)構(gòu)能夠有效地實(shí)現(xiàn)并行運(yùn)算。

數(shù)字濾波器：

數(shù)字濾波器通常用于修正和改變時(shí)域或頻域中信號(hào)的特性。最為普通的數(shù)字濾波器就是線性時(shí)間不變（Linear Time-Invariant，LTI）濾波器。通常分為有限脈沖響應(yīng)（FIR）和無限脈沖響應(yīng)（IIR）兩大類。

FIR濾波器：

有限長單位沖激響應(yīng)濾波器，它可以在保證任意幅頻特性的同時(shí)具有嚴(yán)格的線性相頻特性，同時(shí)其單位抽樣響應(yīng)是有限長的，因而濾波器是穩(wěn)定的系統(tǒng)。因此，F(xiàn)IR濾波器在通信、圖像處理、模式識(shí)別等領(lǐng)域都有著廣泛的應(yīng)用。

FIR濾波處理如下式所示，其中x（n）為輸入信號(hào)，h（n）為FIR濾波系數(shù)，y（n）為經(jīng)過濾波后的信號(hào)；N表示FIR濾波器的抽頭數(shù)，濾波器階數(shù)為N-1。

由上式可得到FIR濾波器在FPGA中的實(shí)現(xiàn)結(jié)構(gòu)，如圖1所示，主要由延遲單元Z-1、乘法器和累加器組成。此結(jié)構(gòu)為直接型FIR濾波器結(jié)構(gòu)，也稱橫向結(jié)構(gòu)（transverse）。

FIR結(jié)構(gòu)如下：

FIR濾波器廣泛應(yīng)用于數(shù)字信號(hào)處理中，主要功能就是將不感興趣的信號(hào)濾除，留下有用信號(hào)。FIR濾波器是全零點(diǎn)結(jié)構(gòu)，系統(tǒng)永遠(yuǎn)穩(wěn)定；并且具有線性相位的特征，在有效頻率范圍內(nèi)所有信號(hào)相位上不失真。詳細(xì)算法這里不多做介紹。

IIR濾波器：

IIR--無限脈沖響應(yīng)濾波器，它的設(shè)計(jì)理念是根據(jù)所要設(shè)計(jì)濾波器的參數(shù)去確定一個(gè)模擬濾波器的傳輸函數(shù)，然后再根據(jù)這個(gè)傳輸函數(shù)，通過雙線性變換、或脈沖響應(yīng)不變法來進(jìn)行數(shù)字濾波器的設(shè)計(jì)。

其實(shí)際為遞歸濾波器，顧名思義，具有反饋。

IIR數(shù)字濾波器采用遞歸型結(jié)構(gòu)，即結(jié)構(gòu)上帶有反饋環(huán)路。IIR濾波器運(yùn)算結(jié)構(gòu)通常由延時(shí)、乘以系數(shù)和相加等基本運(yùn)算組成，可以組合成直接型、正準(zhǔn)型、級(jí)聯(lián)型、并聯(lián)型四種結(jié)構(gòu)形式，都具有反饋回路。

其他數(shù)字信號(hào)處理方法：

離散傅里葉變換

自適應(yīng)濾波器

最小二乘法

NTT高效卷積

NTT快速卷積

CIC濾波器

與數(shù)字信號(hào)處理相關(guān)的技術(shù)：

矩形變換與數(shù)論變換

差錯(cuò)控制和加密技術(shù)

調(diào)制以及解調(diào)

FPGA在數(shù)字信號(hào)處理（DSP）中的使用

在FPGA內(nèi)實(shí)現(xiàn)DSP功能具有以下優(yōu)點(diǎn)：

性能提升

設(shè)計(jì)實(shí)現(xiàn)靈活性提高

系統(tǒng)級(jí)集成更高

通過一些設(shè)計(jì)調(diào)整的結(jié)合運(yùn)用，基于FPGA的信號(hào)處理性能還可以獲得進(jìn)一步的提升。運(yùn)算速度或者數(shù)據(jù)路徑寬度都可以進(jìn)一步提高，另外，時(shí)序操作可以在結(jié)構(gòu)上增加一些并行度。這些措施中，每一種都可以提高一定的性能。在利用了目標(biāo)FPGA器件靈活性的結(jié)構(gòu)中實(shí)現(xiàn)算法，會(huì)獲得比較大的好處。

利用FPGA，可以將多個(gè)設(shè)計(jì)功能集成到一個(gè)器件中。這種功能性的集成也可以提高性能、減小面積和功耗。

信號(hào)處理實(shí)現(xiàn)的另一個(gè)潛在的優(yōu)點(diǎn)是，F(xiàn)PGA中包含一些預(yù)先驗(yàn)證過的信號(hào)處理算法單元。這些IP核或者塊可以非常有效的實(shí)現(xiàn)一些常用的信號(hào)處理功能，使他們的性能達(dá)到最高。將多個(gè)高性能信號(hào)處理算法集成在一起，可以有效的降低成本、風(fēng)險(xiǎn)、，縮短開發(fā)時(shí)間。

設(shè)計(jì)考慮：

FPGA設(shè)計(jì)中一些注意事項(xiàng)對(duì)于下面列舉的信號(hào)處理算法的實(shí)現(xiàn)非常重要。這些設(shè)計(jì)因素必須仔細(xì)的去實(shí)現(xiàn)，這樣才能達(dá)到最高的性能，將設(shè)計(jì)實(shí)現(xiàn)的時(shí)間縮到最短。

同步設(shè)計(jì)的實(shí)現(xiàn)

模塊化項(xiàng)目結(jié)構(gòu)

時(shí)鐘邊界轉(zhuǎn)換

時(shí)鐘體系結(jié)構(gòu)的實(shí)現(xiàn)

關(guān)鍵時(shí)鐘與控制信號(hào)的布線

流水線深度和結(jié)構(gòu)

有效的設(shè)計(jì)約束

信號(hào)處理算法架構(gòu)的決策

加入良好的調(diào)試功能

隨著FPGA技術(shù)的進(jìn)步，在FPGA中實(shí)現(xiàn)信號(hào)處理算法正在成為有吸引力的替代方案，其實(shí)現(xiàn)成本也很誘人。在FPGA中實(shí)現(xiàn)信號(hào)處理算法，傳統(tǒng)上的限制正在硬件和軟件設(shè)計(jì)層次上逐漸被克服。FPGA硬件結(jié)構(gòu)正在實(shí)現(xiàn)增強(qiáng)的DSP塊。并具有更多的功能和更強(qiáng)的性能。系統(tǒng)級(jí)設(shè)計(jì)軟件正在簡化從塊級(jí)到硬件描述語言（HDL），級(jí)的轉(zhuǎn)換。一些系統(tǒng)工具中集成了流行的DSP算法開發(fā)工具（例如MATLAB），大大簡化了FPGA中實(shí)現(xiàn)信號(hào)處理算法的過程。