大多數電子產品都有一個或更多的數字處理系統，比如FPGA或DSP，而這些數字處理系統往往需要多個電壓軌供電。對于數字系統的電源問題有多種解決辦法。本文提出了多電壓軌FPGA和DSP應用的電源解決方案，此處假設輸入電源電壓大于或等于系統的軌電壓(如12、5或3.3V)。

特殊應用的要求

特殊應用要求使用全面DC/DC電源解決方案。大多數的系統設計者都傾向于簡單的、低成本的電源解決方案，同時也要考慮被供電的電路類型以及輸入電源和每個電壓軌上的差異。FPGA和DSP內核以及I/O電壓軌已經擁有了切換噪聲，主要是由電壓軌上數百萬的晶體管的切換而產生的。所以，大體上，這些“數字”電壓軌可以通過開關電源來供電而不用考慮開關噪聲。

相反，音頻電路、收發電路、時鐘信號、鎖相環電路和其他噪聲敏感電路的電壓軌——術語稱“模擬”電壓軌——應該經過線性調整器裝置或低噪聲、固定頻率的PWM轉換裝置后供電。有時模擬電路的賣主特別要求這些電壓軌還必須經過濾波環節。另外，噪聲敏感電路可能會受到開關切換所產生的噪聲的影響，所以，應該采用推薦的開關調整器電路并且保護所用的電感器不受干擾。限制開關頻率的范圍和/或使所有開關調整器的開關頻率同步可能會使濾波環節變得更容易些。一旦某個電路被供電，就必須要考慮輸入電源電壓和每一能量電壓軌上電壓之間的差異——每一電壓軌轉換器的功耗必須在容許范圍內。最簡單的解決辦法是功率分配。

電源分配

預縮工序節點導致了內核電壓軌電壓從2.5V降到了1.2V甚至低于1.0V。然而，作為負載點(POL)直流/直流轉換器的輸入電壓(該電壓提供內核電壓)，墻磚電壓和許多總線的電壓保持在12、5和3.3 V。直流/直流轉換器所提供的電壓必須要解決功率損耗問題。同時，當單個POL轉換器的功率下降時，輸入電源的輸出能量將會增加。雖然數字IC電路的靜態電流在數據表中已經給出，但是預測一個具體的FPGA結構或軟件程序的最大電流(有時稱為“動態電流”)常常是一件困難的事情。不過幸運的是，所有的FPGA和DSP生產商都提供了在線服務，包括：功率損耗的估計、關鍵軟件的下載、具體應用的設計標準和至少一種最大電流的工作估計。一旦知道每一電壓軌的最大電流和功率損耗，我們就可以構造出解決電源問題的方法了。圖1所示的結構圖就是許多種解決方案中的一種，可以用來解決一塊FPGA和一塊DSP的應用問題。

注意為了把5V的輸入電源電壓牽引到所有的電壓軌電壓上，設計者使用了FPGA所要求的2.5V電壓軌電壓作為一個平均總線電壓，這樣可以更有效提供1.8-V電壓軌，然后再應用該1.8V去為1.0V電壓軌供電。如果假設所有的POL轉換器使用的都是價格便宜的線性調節器，功率分配如表1所示，其中輸入電流至少為4.5A。同時，轉換器1和2的功率損耗分別為3.8 和5 W，對于沒有附加空氣流動裝置或者外部散熱器的表面封裝線性調節器是無法達到這樣的功率損耗的。

假設轉換器1、2和3所使用的是降壓開關轉換器，則功率分配如圖2所示。可見開關調節器消除了相應的功率損耗，并且提高了效率，降低了輸入電流，進而允許使用低能量的、較便宜的輸入電源墻磚。

優秀的電源設計技術

在設計多電壓軌系統時，如果沒有考慮到每一個電壓軌功率上升時間的話，將會對器件的穩定性造成瞬時或長期的威脅。不正確的電壓軌時間可以放大潛在的故障，可能會損害處理器的I/O端口或支撐系統裝置(如：存儲器、邏輯處理器或數據變換器等)。ESD保護故障和絕緣結構故障將對器件造成長期的危害，而良好的絕緣結構可以使兩個電壓軌內在的分離。如果一個電壓軌正在被使用，而另一個電壓軌就會禁止使用一段較長周期——比如一個月——或者疊加更短的周期，這時就可能會對器件產生損害。

閉鎖現象可以造成直接的顯而易見的損害，或長時期的影響系統可靠性。當電流通過CMOS器件的襯底時，會在反向的寄生雙極性晶體管(如SCR)上觸發一種自激傳導電壓軌，這時就會產生閉鎖現象。在這個過程中電流將持續的增大直到器件的損壞或電源電壓下降。如果一個電源給一個器件供電，則在第二個器件沒有被完全供電之前將會產生反向電流流入或流出第二個器件，這時將會產生觸發電流。如果在所有器件都供電完畢后，輸入端的電壓大于或小于電壓軌上的電壓，系統同樣會觸發一個閉鎖。有記載雙向I/O端口也可能是系統產生故障的一個原因。

當處理器和支撐的外圍設備(如存儲器或數據變換器)不是由同一電源供電時，就可能存在的閉鎖現象。而總線沖突一般發生在多個器件在供電過程中同時試圖控制雙向總線時，進而會影響I/O的可靠性。晶體管在某種未知的狀態下將會產生一種從輸入電壓軌到接地之間的“隱蔽”路徑，在類似這種不良條件下數字器件將會產生更大的瞬間起峰電流，進而造成瞬間的損害或長期影響系統的可靠性。最近，FPGA 和DSP制造商及已經改進了保護電路來減少這種閉鎖現象、總線沖突和類似的晶體管不良狀態。

針對上文所述問題，下面列出了一些簡而易行的電源設計方案對系統進行進一步的保護。第一，確保所有與處理器I/O總線相連接的邏輯外圍設備由同樣的電壓軌供電，該電壓軌同時為處理器的I/O供電。第二，確保每個電壓軌的轉換器控制在一個指定的誤差范圍內，該范圍包括整體輸入電壓和瞬時過程中負載的變化范圍。該系列文章的第二部分對此做了更詳細的介紹。第三，確保所有電壓軌的供電電壓在相對較短的時間(一般小于等于100 ms)里是單調，或是同時供電，這樣啟動時電壓軌間的意外時間誤差將會減到最小。