基于FFT算法的電力系統(tǒng)諧波檢測裝置，大多采用DSP芯片設計。DSP芯片是采用哈佛結構設計的一種CPU，運算能力很強，速度很快；但是其順序執(zhí)行的模式限制了其進行FFT運算的速度。而現(xiàn)場可編程邏輯門陣列（Field Programmable Gate Array， FPGA）在近年來獲得了突飛猛進的發(fā)展，目前已成為實現(xiàn)數字系統(tǒng)的主流平臺之一。與DSP相比，F(xiàn)PGA最大的優(yōu)勢就是可以進行并行計算。在進行FFT這類并行運算為主的算法時，采用FPGA的優(yōu)勢不言而喻。用FPGA實現(xiàn)FFT算法進行諧波檢測成為了一大熱點。

以往FPGA的設計主要依靠硬件描述語言來完成。Xilinx公司推出了專門針對實現(xiàn)DSP的設計軟件—System Generator。在使用FPGA為原型平臺運行算法時，它不僅能夠對硬件的真實情況進行仿真，還能夠自動生成硬件實現(xiàn)所需要的硬件描述語言代碼。與語言設計相比，使用System Generator有三大優(yōu)勢：第一，圖形化操作，簡單易用；第二，實現(xiàn)的算法能確保與仿真結果相符；第三，無需為仿真和實現(xiàn)建立不同的模型。因此，利用System Generator可以大幅度減少用FPGA設計DSP的工作量，縮短開發(fā)周期［1，2］。

1 基于FPGA的諧波檢測模型的設計［3-5］

系統(tǒng)總體結構如圖1所示。

（1）采樣電路部分：包括互感器及濾波電路、鎖相倍頻電路和A/D轉換電路。

待測電壓、電流信號經互感器調理電路轉化成便于采樣的低壓信號，經濾波器濾除檢測范圍外的高次諧波、高頻干擾信號和噪聲；然后進入A/D轉換電路，電壓、電流的模擬信號轉換成可以用于計算的數字信號。鎖相倍頻電路用于跟蹤待測信號的頻率變化，以實現(xiàn)對信號的整周期采樣。

（2）如圖1所示，虛線框內部分由FPGA實現(xiàn)。最主要部分就是控制單元和FFT模塊。控制單元主要由狀態(tài)機的形式實現(xiàn)，當接收到鎖相倍頻電路送來的倍頻信號時，驅動A/D轉換器進行采樣。A/D轉換器完成一次采樣，先將數據送入到FIFO模塊暫存，當數據達到進行FFT計算所需點數后，狀態(tài)機控制FIFO模塊將數據送入FFT模塊進行計算。為保證數據由A/D轉換電路進入FPGA時的同步，A/D轉換電路中的時鐘由FPGA對開發(fā)板上的時鐘分頻后提供。

FPGA部分采用模塊化的設計方法。在Simulink環(huán)境下搭建仿真模型，如圖2所示。模型的核心部分是FFT計算模塊（FFT v4_1），圍繞它設計了數據輸入子系統(tǒng)data_in、數據輸出子系統(tǒng)（data_out）和控制單元模塊（st_ctr）。用simulink中的信號模塊模擬出電壓u（t）、電流信號i（t），考慮到后續(xù)數據輸出控制的設計，預留了中斷信號輸入INT（signal 3），為便于仿真，其間隔時間與采樣時間同步。數據輸入子系統(tǒng)主要用于對采樣數據的轉換和暫存， 數據輸入子系統(tǒng)的主要包括scale模塊、convert模塊和FIFO模塊。數據輸出子系統(tǒng)用于對FFT計算所得的結果進行處理，計算出電壓、電流基波及各次諧波的幅值和相位。

然后，搭建三相的電壓、電流諧波檢測模型（圖3），其中包括了控制模塊（ST_MA、da_out_ctr）和三個子系統(tǒng)A、B、C，每個子系統(tǒng)內均有一個單相諧波檢測模型。控制模塊ST_MA實現(xiàn)對整個模型運行時序的控制以及對硬件采樣電路的控制；da_out_ctr用于控制數據的輸出。

2 系統(tǒng)硬件電路設計

如圖4所示，系統(tǒng)硬件由兩大部分組成，分別是虛線框內的采樣電路部分和開發(fā)板部分［6-7］。本文采用的Spartan-3A DSP 入門級開發(fā)板是Xilinx公司出品的基于Spartan-3A DSP FPGA設計的一個開發(fā)平臺。采樣電路實現(xiàn)對三相電壓、電流的整周期同步采樣，其設計尺寸與Spartan-3A DSP開發(fā)板相同，通過EXP接口實現(xiàn)與開發(fā)板的通信。它包括：電壓、電流互感器、調理電路、低通濾波電路、鎖相倍頻電路、AD轉換器及電平轉換電路。

3 硬件聯(lián)合仿真與結果分析

3.1 硬件聯(lián)合仿真

由于實驗條件所限，本文采用的是單相220V的市電為檢測對象。接入額定電壓220V，標稱功率800W的電加熱器為負載。首先用FLUKE434型電能質量分析儀檢測出該負載上的電壓、電流的各次諧波參數，如表1所列，其電壓總諧波畸變率THDV=4.9%，電流總諧波畸變率THDI=4.8%。

經采樣后得到的數字信號量在0～5V之間，依照給定參數分別乘系數J、K，利用Simulink中模塊生成一組表征電壓、電流的數字信號作為系統(tǒng)的輸入信號。如圖5所示。

將FFT模塊中的采樣點數分別設置成為128、256、512、1024，并設置相應的采樣頻率，然后運行硬件聯(lián)合仿真模型；將計算結果再乘系數1/J、1/K，得到表2~表5所示結果。

3.2 仿真結果分析

由各表中可以看出，計算出的幅值以及根據幅值計算所得總諧波畸變率的誤差都比較小。隨著采樣點數的增加，計算所得基波和較低次數的諧波幅值的誤差和總諧波畸變率的誤差并沒有明顯減小，而次數較高的諧波誤差減小較明顯。究其原因，N點FFT計算可以分解出0～N/2-1次諧波，N=128時就可以分解出63次以內的諧波了。而對于次數較高的諧波，采樣點數的增加對其幅值誤差的改善還是比較明顯的。硬件實現(xiàn)時，在計算精度滿足要求的情況下，考慮到實時性的要求，可選用256點FFT進行計算。

此外，計算所得相位出現(xiàn)了很大的偏差；原本設想通過改變待測信號參數，分析仿真結果來推導出相位偏差的規(guī)律，但是隨著數值的改變，相位偏差規(guī)律并不明顯，并未達到預期目的。然而，在改變信號參數的分析過程中發(fā)現(xiàn)，相位的改變對諧波幅值和總諧波畸變率的計算并沒有太大影響，計算精度基本滿足要求。因此，實際硬件實現(xiàn)時，舍棄掉相位計算，只計算出各次諧波的幅值及總諧波畸變率。

4 結束語

本文提出了一種采用基于Xilinx FPGA 實現(xiàn)FFT算法的電壓、電流諧波檢測的模塊化的設計方法。使用System Generator設計了諧波檢測的模型及前端采樣電路，并以Spartan-3A DSP開發(fā)板為平臺進行了硬件聯(lián)合仿真驗證。